חבילת סינתזה C ++ לפיתוח אלגוריתם FPGA של PolarFire

"רוב גדול של מחשבי Edge, חזון מחשב ואלגוריתמים של בקרה תעשייתית מפותחים באופן מקורי ב- C ++ על ידי מפתחים עם ידע מועט או ללא ידע על הבסיס. FPGA חומרה ", לדברי החברה.

הכלי נקרא SmartHLS, מאפשר לתרגם ישירות אלגוריתמים של C ++ לקוד RTL (רמת העברה רשמית) המותאמת ל- FPGA.

הוא מבוסס על סביבת הפיתוח המשולבת של קוד פתוח Eclipse ומשתמש בקוד תוכנת C ++ ליצירת רכיב HDL IP (קניין רוחני של עיצוב חומרה) לשילוב בפרויקטים של Libero SmartDesign של Microchip.

בפירוט, המשתמש מיישם את העיצוב שלו בתוכנת C ++ ומאמת את הפונקציונליות באמצעות בדיקות תוכנה. לאחר מכן, LegUp אוסף את תוכנית C ++ למודולי חומרה שווים לפונקציונליות של Verilog.

SmartHLS יכולה להריץ סימולציה משותפת עם Modelsim כדי לאמת התנהגות חומרה התנהגותית מדויקת-מחזורית ולאשר כי פונקציונליות החומרה תואמת את התוכנה, והיא יכולה לייצר את ליבות ה- IP של החומרה לשילוב במערכות גדולות יותר על ידי SmartDesign. LegUp יכול גם להריץ סינתזה של ליברו ב- Verilog שנוצר כדי לקבוע את אזור ה- FPGA ואת ה- Fmax. בנוסף ל- PolarFire, הכלי תומך ב- FPGAs SmartFusion2.

"כתיבת קוד תוכנת C ++ קלה יותר למהנדסים מאשר עיצוב ב- RTL מכיוון שקוד התוכנה הוא תמציתי יותר, עם 5-10X פחות שורות C ++ הנדרשות מ- RTL", אמר Microchip. "גם תוכנה קלה יותר להבנה ולשינוי לצורך שיפורים או תחזוקה עתידיים בהשוואה ל- RTL. התמציתיות והתכנות של התוכנה פירושו פחות באגים בעיצוב ה- FPGA שלך. "

דף המוצר SmartHLS נמצא כאן