“A grande maioria dos algoritmos de computação de ponta, visão computacional e controle industrial são desenvolvidos nativamente em C ++ por desenvolvedores com pouco ou nenhum conhecimento do subjacente FPGA hardware ”, segundo a empresa.
Chamada de SmartHLS, a ferramenta permite que algoritmos C ++ sejam traduzidos diretamente para código RTL otimizado para FPGA (nível de transferência de registro).
Em detalhes, o usuário implementa seu projeto em software C ++ e verifica a funcionalidade com testes de software. Em seguida, LegUp compila o programa C ++ em módulos de hardware Verilog de funcionalidade equivalente.
O SmartHLS pode executar co-simulação com o Modelsim para verificar o comportamento de ciclo preciso do comportamento do hardware e confirmar se a funcionalidade do hardware corresponde ao software, e pode gerar os núcleos de IP do hardware para integração em sistemas maiores pelo SmartDesign. LegUp também pode executar a síntese do Libero no Verilog gerado para determinar a área FPGA e Fmax. Além do PolarFire, a ferramenta oferece suporte a FPGAs SmartFusion2.
“Escrever código de software C ++ é mais fácil para engenheiros do que projetar em RTL porque o código de software é mais conciso, com 5-10X menos linhas de C ++ necessárias do que RTL”, disse Microchip. “O software também é mais fácil de entender e modificar para melhorias futuras ou manutenção em comparação com RTL. A concisão e a legibilidade do software significam menos bugs no design do FPGA. ”
A página do produto SmartHLS está aqui