"Sebilangan besar algoritma komputasi, penglihatan komputer dan kawalan industri dikembangkan secara asli dalam C ++ oleh pemaju yang mempunyai sedikit pengetahuan FPGA perkakasan, ”menurut syarikat itu.
Dipanggil SmartHLS, alat ini membolehkan algoritma C ++ diterjemahkan secara langsung ke kod RTL (tahap pemindahan daftar) yang dioptimumkan oleh FPGA.
Secara terperinci, pengguna menerapkan reka bentuk mereka dalam perisian C ++ dan mengesahkan fungsi dengan ujian perisian. Seterusnya, LegUp menyusun program C ++ menjadi modul perkakasan Verilog yang setara dengan fungsi.
SmartHLS dapat menjalankan simulasi bersama dengan Modelsim untuk mengesahkan tingkah laku perkakasan yang tepat mengikut kitaran dan mengesahkan fungsi perkakasan yang sesuai dengan perisian, dan ia dapat menghasilkan inti IP perkakasan untuk penyatuan ke dalam sistem yang lebih besar oleh SmartDesign. LegUp juga dapat menjalankan sintesis Libero pada Verilog yang dihasilkan untuk menentukan kawasan FPGA dan Fmax. Seperti juga PolarFire, alat ini menyokong SmartFusion2 FPGA.
"Menulis kod perisian C ++ lebih mudah bagi jurutera daripada merancang dalam RTL kerana kod perisian lebih ringkas, dengan 5-10X baris C ++ yang lebih sedikit daripada RTL," kata Microchip. “Perisian juga lebih mudah difahami dan dimodifikasi untuk penambahbaikan atau penyelenggaraan masa depan berbanding dengan RTL. Ringkas dan mudah membaca perisian bermaksud kurang bug dalam reka bentuk FPGA anda. "
Halaman produk SmartHLS ada di sini