GUC kündigt die IP-Adresse der GLink-3D-Die-on-Die-Schnittstelle an

Global Unichip (GUC), an ASIC developer, has announced GLink-3D die-on-die interface IP using TSMC’s N5 and N6 processes and 3DFabric advanced packaging Technologie for AI, HPC, and networking applications.

Angesichts des wachsenden Bedarfs an KI-, HPC- und Netzwerkspeicher besteht ein Bedarf an SRAM / Logic-Desintegration, die die Implementierung von separatem SRAM und Logic an den effizientesten Prozessknoten ermöglicht.

Mit der 3DFabric-Verpackungstechnologie von TSMC können Schichten von CPU- und SRAM-Chips (Last Level Cache, Paketpuffer) über und unter Interconnect / IO-Chips zusammengesetzt werden. Diese erweiterbaren SRAM- und modularen Computeranwendungen können durch GUC GLink-3D mit hoher Bandbreite und geringer Latenz ermöglicht werden , Low-Power- und Punkt-zu-Mehrpunkt-Schnittstelle zwischen gestapelten 3D-Chips.

Infolgedessen können CPUs, SRAMs, Interconnects und E / A (SerDes, HBM, DDR) in effizienteren Prozessknoten implementiert werden, während verschiedene Chipkombinationen zusammengestellt werden können, um unterschiedliche Marktsegmente anzusprechen. Zum Startzeitpunkt werden zusammengesetzte SRAM- und CPU-Chips identifiziert, eindeutige Chip-IDs verteilt, verfügbarer Speicherplatz und Rechenressourcen definiert und eine Punkt-zu-Mehrpunkt-GLink-3D-Schnittstelle zu den gestapelten Chips aktiviert.

Mit der 3DFabric SoIC-Plattformtechnologie von TSMC ist jetzt eine effizientere Konnektivität möglich. GLink-3D konnte eine sechsmal höhere Bandbreite / Flächendichte, eine sechsmal geringere Latenz und einen doppelt so geringen Stromverbrauch erzielen wie die branchenweit beste 2.5D-Schnittstelle GLink-2.0 (Es wurde im Dezember 2020 aufgenommen). Mit CoWoS und InFO_oS können mehrere 3D-Die-Stacks zusammengesetzt, über GLink-2.5D-Links miteinander verbunden und mit HBM-Speichern kombiniert werden.

„GLink-3D ist eine neue Ergänzung zu einem umfangreichen Portfolio erstklassiger und auf Silizium bewährter HBM2E / 3 PHY / Controller- und GLink-2.5D-IPs. CoWoS, InFO_oS, 3DIC-Know-how, Verpackungsdesign, elektrische und thermische Simulationen, DFT- und Produktionstests unter einem GUC-Dach bieten unseren ASIC-Kunden schnelle Designzyklen, schnelles Hochfahren und Hochfahren der Produktion. “ erklärte Dr. Ken Chen, Präsident von GUC.

„Die 3D-Die-Stacking-Technologie wird eine Revolution in der Art und Weise auslösen, wie wir HPC-, AI- und Netzwerkprozessoren entwickeln. Die Die-to-Die-Schnittstelle ist nicht mehr auf die Die-Grenze beschränkt, sondern kann genau dort platziert werden, wo Prozessoren eine Verbindung zu SRAM und zusätzlichen CPUs herstellen müssen.

„3DFabric und GLink-3D ebnen den Weg zu den Prozessoren der Zukunft und kombinieren eine enorme und skalierbare Verarbeitungsleistung mit einer großen Bandbreite und einem Speicher mit geringer Latenz, wenn jede Komponente mit dem effizientesten Prozessknoten implementiert wird.“ fügte Igor Elkanovich, CTO von GUC, hinzu.