تعلن GUC عن IP لواجهة GLink-3D Die-on-Die

أعلنت شركة Global Unichip (GUC)، وهي إحدى مطوري ASIC، عن واجهة IP لواجهة GLink-3D die-on-die باستخدام عمليات TSMC's N5 وN6 والتعبئة المتقدمة 3DFabric. التكنلوجيا لتطبيقات الذكاء الاصطناعي والحوسبة عالية الأداء والشبكات.

مع تزايد الطلب على AI و HPC وذاكرة الشبكة ، هناك حاجة لتفكك SRAM / Logic مما يسمح بتنفيذ SRAM و Logic منفصلين في أكثر عقد العملية كفاءة.

يمكن تجميع طبقات وحدة المعالجة المركزية (CPU) و SRAM (ذاكرة التخزين المؤقت للمستوى الأخير ، المخازن المؤقتة للحزم) فوق وتحت القوالب المترابطة / IO باستخدام تقنية تغليف 3DFabric من TSMC ويمكن تمكين تطبيقات SRAM القابلة للتوسيع والحوسبة المعيارية من خلال النطاق الترددي العالي GUC GLink-3D ، وزمن وصول منخفض ، وقوة منخفضة ، وواجهة من نقطة إلى عدة نقاط بين قوالب مكدسة ثلاثية الأبعاد.

نتيجة لذلك ، يمكن تنفيذ وحدات المعالجة المركزية (CPU) ، وذاكرة الوصول العشوائي (SRAM) ، والوصلات البينية ، والإدخال / الإخراج (SerDes ، و HBM ، و DDR) في عقد عملية أكثر كفاءة ، بينما يمكن تجميع مجموعات قوالب مختلفة لمعالجة قطاعات السوق المختلفة. في وقت التمهيد ، يتم تحديد قوالب SRAM ووحدة المعالجة المركزية المجمعة ، ويتم توزيع معرفات القوالب الفريدة ، ويتم تحديد مساحة الذاكرة المتاحة وموارد الحوسبة وتمكين واجهة GLink-3D من نقطة إلى عدة نقاط للقوالب المكدسة.

باستخدام تقنية النظام الأساسي 3DFabric SoIC من TSMC ، أصبح الاتصال الأكثر كفاءة ممكنًا الآن ، وتمكن GLink-3D من تحقيق عرض نطاق ترددي / كثافة منطقة أعلى بستة أضعاف ، وزمن وصول أقل بمقدار ستة أضعاف ، واستهلاك طاقة أقل بمرتين من واجهة 2.5D الأفضل في فئتها GLink-2.0 (تم تسجيله في ديسمبر 2020). يمكن تجميع العديد من مجموعات القوالب ثلاثية الأبعاد باستخدام CoWoS و InFO_oS ، مترابطة باستخدام روابط GLink-3D ودمجها مع ذاكرة HBM.

"GLink-3D هو إضافة جديدة إلى مجموعة غنية من HBM2E / 3 PHY / Controller و GLink-2.5D IPs الأفضل في فئته والذي أثبت كفاءته من السيليكون. توفر خبرة CoWoS و InFO_oS و 3DIC وتصميم العبوات والمحاكاة الكهربائية والحرارية و DFT واختبار الإنتاج تحت سقف واحد من GUC لعملائنا في ASIC دورات تصميم سريعة وتزايد سريع في الإنتاج والإنتاج. " أوضح الدكتور كين تشين رئيس الجامعة الألمانية بالقاهرة.

ستبدأ تقنية التكديس ثلاثية الأبعاد ثورة في الطريقة التي نصمم بها HPC و AI ومعالجات الشبكة. لم تعد واجهة Die-to-die محدودة بعد الآن بحدود القالب ، بل يمكن تحديد موقعها بالضبط حيث تحتاج المعالجات إلى الاتصال بـ SRAM ووحدات المعالجة المركزية الإضافية.

"يمهد كل من 3DFabric و GLink-3D الطريق لمعالجات المستقبل ، حيث يجمعان بين قوة المعالجة الضخمة والقابلة للتطوير مع النطاق الترددي الواسع والذاكرة ذات زمن الوصول المنخفض ، عندما يتم تنفيذ كل مكون باستخدام عقدة العملية الأكثر كفاءة." تمت إضافة إيغور إلكانوفيتش ، كبير مسؤولي التكنولوجيا في الجامعة الألمانية بالقاهرة.