GUC denuntiat GLink-3D Die-in-die interface IP

Renovatio: Maii 25, 2021

GUC denuntiat GLink-3D Die-in-die interface IP

GUC denuntiat GLink-3D Die-in-die interface IP

Global Unichip (GUC), an ASIC developer, has announced GLink-3D die-on-die interface IP using TSMC’s N5 and N6 processes and 3DFabric advanced packaging Technology for AI, HPC, and networking applications.

Cum AI, HPC memoria et network crescens exigentia opus est SRAM/Logicae dissolutionis sino exsecutionem separatorum SRAM et Logicae in processu nodis efficacissimo.

Strati CPU et SRAM (Cache gradus ultimi, buffers fasciculi) dies congregari possunt et sub interconnect/IO perit utens technologiae TSMC 3DFabric packaging, et haec SRAM expandibilis et applicationes modulares computandi possunt per GUC GLink-3D altae Sedis, humilis latency humilis potentia, et punctus interfacies 3D inter XNUMXD reclinatus moritur.

Quam ob rem, CPUs, SRAMs, Interconnects, et I/Os (SerDes, HBM, DDR) in processu nodis efficaciori perfici possunt, dum diversae compositiones moriuntur ad diversas partes mercatus applicari possunt. In tempore tabernus temporis, collecti SRAM et CPU dies notantur, unica die IDs distribuuntur, spatium memoriae et facultates computandi definiuntur et punctum-ad-multipunctum GLink-3D interfaciei ad acervos dies datur.

Usura TSMC scriptor 3DFabric SoIC suggestu technicae artis connexio efficacior nunc possibilis est et GLink-3D sexiens maiorem Sedem/aream densitatem sexies attingere potuit, sexies latency inferiores et bis inferiores potentiae consumptionem quam optimae in-genus 2.5D interface GLink-2.0 (in Dec 2020) perlata est. Plures acervi 3D mori possunt congregari utentes CoWoS et InFO_oS, inter se nexus utentes GLink-2.5D nexus et cum HBM memoriis coniungi.

"GLink-3D nova addita est diviti librario optimorum in genere et silicon-probato HBM2E/3 PHY/Imperium et GLink-2.5D IPS. CoWoS, InFO_oS, 3DIC peritia, involucrum designatio, simulationes electricae et scelerisque, DFT et productio sub uno GUC tecto probatio praebent clientes nostros ASIC cum cyclis velocibus designandi, celeriter adducunt et aggerem educunt. explicavit Dr. Ken Chen praeses GUC.

"3D mori positis technologiae revolutionem incipiet modo HPC, AI et Network Processores designamus. Mori-ad-mori interface ultra limitem moriendi non limitatur, exacte collocari potest ubi processus opus est connectere cum SRAM et additis CPUs.

"3DFabric et GLink-3D viam sternunt processoribus futurorum, coniungendo ingentes et scalabiles processus potentiae cum ingenti, alta latitudine et humili latentia memoria, cum omne componentium processus nodi efficacissimae utens perficiatur." addidit Igor Elkanovich, CTO GUC.