GUC ประกาศ IP อินเทอร์เฟซ GLink-3D Die-on-Die

Global Unichip (GUC) ผู้พัฒนา ASIC ได้ประกาศ IP อินเทอร์เฟซแบบ die-on-die GLink-3D โดยใช้กระบวนการ N5 และ N6 ของ TSMC และบรรจุภัณฑ์ขั้นสูง 3DFabric เทคโนโลยี สำหรับ AI, HPC และแอปพลิเคชันเครือข่าย

ด้วย AI, HPC และความต้องการหน่วยความจำเครือข่ายที่เพิ่มขึ้นจึงจำเป็นต้องมีการแยกตัวของ SRAM / Logic เพื่อให้สามารถใช้ SRAM และ Logic แยกกันที่โหนดกระบวนการที่มีประสิทธิภาพสูงสุด

เลเยอร์ของซีพียูและ SRAM (แคชระดับสุดท้าย, บัฟเฟอร์แพ็คเก็ต) สามารถประกอบผ่านและภายใต้การเชื่อมต่อระหว่างกัน / แม่พิมพ์ IO โดยใช้เทคโนโลยีบรรจุภัณฑ์ 3DFabric ของ TSMC และแอปพลิเคชั่น SRAM และโมดูลาร์ที่ขยายได้เหล่านี้สามารถเปิดใช้งานได้โดยแบนด์วิดท์สูง GUC GLink-3D, เวลาแฝงต่ำ ใช้พลังงานต่ำและอินเทอร์เฟซแบบจุดต่อหลายจุดระหว่างดายแบบเรียงซ้อน 3 มิติ

ด้วยเหตุนี้ CPUs, SRAMs, Interconnects และ I / Os (SerDes, HBM, DDR) จึงสามารถนำไปใช้ในโหนดกระบวนการที่มีประสิทธิภาพมากขึ้นในขณะที่สามารถประกอบชุดแม่พิมพ์ที่แตกต่างกันเพื่อตอบสนองกลุ่มตลาดที่แตกต่างกัน ในเวลาบูตจะมีการระบุ SRAM และซีพียูที่ประกอบขึ้นมีการแจกจ่าย ID ตายที่ไม่ซ้ำกันมีการกำหนดพื้นที่หน่วยความจำและทรัพยากรการประมวลผลที่มีอยู่และมีการเปิดใช้อินเทอร์เฟซ GLink-3D แบบจุดต่อจุดหลายจุดไปยังดายแบบเรียงซ้อน

ด้วยการใช้เทคโนโลยีแพลตฟอร์ม 3DFabric SoIC ของ TSMC ในตอนนี้การเชื่อมต่อที่มีประสิทธิภาพมากขึ้นเป็นไปได้และ GLink-3D สามารถบรรลุแบนด์วิดท์ / ความหนาแน่นของพื้นที่สูงขึ้นถึงหกเท่าความหน่วงแฝงต่ำกว่าหกเท่าและการใช้พลังงานต่ำกว่าอินเทอร์เฟซ 2.5D 2.0D ที่ดีที่สุดสองเท่า (บันทึกเทปในเดือนธันวาคม 2020) สแต็ก 3D หลายชิ้นสามารถประกอบได้โดยใช้ CoWoS และ InFO_oS ซึ่งเชื่อมต่อกันโดยใช้ลิงก์ GLink-2.5D และรวมกับความทรงจำ HBM

“ GLink-3D เป็นส่วนเสริมใหม่ของกลุ่มผลิตภัณฑ์ HBM2E / 3 PHY / Controller ที่ดีที่สุดในระดับเดียวกันและได้รับการพิสูจน์ด้วยซิลิกอนและ IP ของ GLink-2.5D CoWoS, InFO_oS, ความเชี่ยวชาญ 3DIC, การออกแบบบรรจุภัณฑ์, การจำลองทางไฟฟ้าและความร้อน, DFT และการทดสอบการผลิตภายใต้หลังคา GUC เดียวช่วยให้ลูกค้า ASIC ของเรามีวงจรการออกแบบที่รวดเร็วนำไปสู่การผลิตที่รวดเร็วและเพิ่มทางลาดในการผลิต " Ken Chen ประธาน GUC อธิบาย

“ เทคโนโลยี 3D die stacking จะเริ่มปฏิวัติวิธีที่เราออกแบบ HPC, AI และ Network Processors อินเทอร์เฟซ Die-to-die ไม่ได้ จำกัด ขอบเขตการตายอีกต่อไปมันสามารถระบุตำแหน่งที่โปรเซสเซอร์ต้องเชื่อมต่อกับ SRAM และซีพียูเพิ่มเติม

“ 3DFabric และ GLink-3D ปูทางไปสู่โปรเซสเซอร์แห่งอนาคตโดยรวมพลังการประมวลผลขนาดใหญ่และปรับขนาดได้เข้ากับแบนด์วิดท์สูงและหน่วยความจำแฝงต่ำเมื่อทุกส่วนประกอบถูกนำไปใช้โดยใช้โหนดกระบวนการที่มีประสิทธิภาพสูงสุด” เพิ่ม Igor Elkanovich, CTO ของ GUC