Anritsu Company organizará una serie de Anritsu Test Talks el miércoles 18 de agosto durante DesignCon, la principal conferencia de diseño de sistemas y comunicaciones de alta velocidad. El día completo de educación y demostraciones en vivo proporcionará a los ingenieros de diseño de chipsets, placas y sistemas información sobre las tecnologías emergentes de alta velocidad, incluidas PCIe 5.0 y 6.0, y procesos de prueba efectivos para garantizar el rendimiento del diseño.
Todas las sesiones se llevarán a cabo en el Salón 210F del Centro de Convenciones San José McEnery. Ingenieros experimentados con pericia en las respectivas tecnologías liderarán cada sesión conducida por Anritsu, un Patrocinador Diamante de DesignCon.
Siete sesiones educativas y demostraciones
Siete charlas de prueba de Anritsu se llevarán a cabo de 9:00 am a 5:00 pm el miércoles 18 de agosto. Las sesiones duran de 40 a 60 minutos. Las sinopsis de las charlas de prueba son:
Importancia de la extracción y desembebido de pelado secuencial al diseñar PCB
Tiempo: 9: 00 am - 9: 40 am
Abstracto: Los ingenieros que diseñan y prueban dispositivos diferenciales, en particular placas de circuito impreso (PCB), confían en los analizadores de redes vectoriales (VNA) para acortar los ciclos de diseño y acelerar el tiempo de comercialización. A medida que los diseños se extienden a frecuencias más altas y el espacio en la placa es escaso, las herramientas VNA específicas y las técnicas de prueba cobran importancia. Los asistentes aprenderán sobre estos enfoques, incluida la extracción y desembebido de pelado secuencial.
Open House para la demostración en vivo de la prueba PCIe 5.0 RX LEQ
Tiempo: 10:00 am - 11:00 am (los asistentes pueden visitar en cualquier momento durante la hora)
Abstracto: Se realizarán pruebas en vivo de PCIe 5.0 LEQ utilizando un dispositivo real de generación 5 (G5) bajo prueba (DUT). Los visitantes experimentarán el procedimiento de prueba de la prueba G5 LEQ utilizando el Analizador de calidad de señal Anritsu-R MP1900A.
Solución de prueba PAM4 BER y JTOL para PCIe 6.0 y posteriores
Tiempo: 11: 05 am - 11: 45 am
Abstracto: Esta sesión proporcionará una descripción general de 32 Gbaudios y superiores, la prueba PAM4 BER y las mediciones de tolerancia a la fluctuación de fase (JTOL). También incluirá la corrección de errores hacia adelante (FEC) y el análisis de errores de ráfaga. Los ingenieros involucrados en aplicaciones PCIe 6.0 o 400GE / 800GE encontrarán esta sesión muy informativa.
Demostración en vivo de PAM4 BERT y JTOL, FEC y análisis de errores de ráfaga
Tiempo: 12: 00 pm - 12: 45 pm
Abstracto: Los asistentes verán una demostración en vivo de la prueba PAM4 JTOL y el análisis de errores de ráfaga FEC utilizando el MP1900A. La demostración mostrará:
- Descripción general y capacidades del producto PAM4 BERT
- Prueba de tolerancia de fluctuación y BER de PAM4
- Captura y análisis de errores de ráfaga FEC
Soluciones de prueba automotrices
Tiempo: 2: 00 pm - 2: 40 pm
Abstracto: Esta sesión proporcionará una descripción general de las soluciones de prueba de Anritsu para automoción. Entre las tecnologías y aplicaciones que se discutirán se encuentran 5G / celular, infoentretenimiento / conectividad / Bluetooth® / WLAN, ADAS, RADAR, C-V2X y PCIe.
Prueba PHY estándar USB Tipo-C. ¿Qué es lo mismo y qué es diferente?
Tiempo: 3: 00 pm - 3: 40 pm
Abstracto: USB4 y DisplayPort han adoptado la especificación Thunderbolt PHY de Intel como un "bloque de construcción" en la capa física. Esta sesión discutirá las similitudes y diferencias entre estos estándares en relación con las especificaciones de prueba de cumplimiento (CTS) y las metodologías de prueba.
Prueba de cumplimiento de LEQ del receptor PCIe 5.0
Tiempo: 4: 00 pm - 5: 00 pm
Abstracto: Los asistentes a la última charla de prueba de Anritsu aprenderán sobre los métodos para resolver los nuevos desafíos del receptor de prueba y medición para PCIe 5.0 a 32.0 GT / s. Los temas que se cubrirán incluyen:
- Programa de cumplimiento PCI-SIG0
- Desafíos y pautas más recientes sobre las pruebas de receptores de 32 GT / s
- Matices de la calibración ocular estresada de 32 GT / s y manejo de canales de retorno de alta pérdida con ecualización
- Resolviendo desafíos de validación con una solución de receptor
Las sesiones educativas son gratuitas y abiertas a todos los asistentes a la DesignCon.
Para más información visite www.anritsu.com
-
Inteligencia artificial simbólica exacta para una evaluación más rápida y mejor de la equidad de la IA
-
electronica India y Productronica India, junto con MatDispens, se reprogramaron del 16 al 18 de diciembre de 2021.
-
Honda lanza el nuevo scooter eléctrico U-GO
-
Cubiertas autorizadas para Assam State Electronics Development Corporation Limited para conectividad a Internet de alta velocidad
Horarios ELE
-
Horarios ELEhttps://www.eletimes.com/author/eletimes-newsEl nuevo diodo de pérdida ultrabaja para generadores de vehículos ligeros reduce las emisiones de CO2
-
Horarios ELEhttps://www.eletimes.com/author/eletimes-newsTata Group apunta a ingresar a la fabricación de chips
-
Horarios ELEhttps://www.eletimes.com/author/eletimes-newsOrange, Sierra Wireless, LACROIX y STMicroelectronics unen fuerzas y lanzan IoT Continuum para escalar y acelerar la transformación digital de los mercados industriales
-
Horarios ELEhttps://www.eletimes.com/author/eletimes-newsUn estirable sensor Material para alimentar usable Electronic Que funciona en frío extremo