Anritsu Company organisera une série d'Anritsu Test Talks le mercredi 18 août lors de DesignCon, la première conférence sur les communications haut débit et la conception de systèmes. La journée complète de formation et de démonstrations en direct fournira aux ingénieurs de conception de chipsets, de cartes et de systèmes des informations sur les technologies haute vitesse émergentes, notamment PCIe 5.0 et 6.0, et des processus de test efficaces pour garantir les performances de conception.
Toutes les sessions auront lieu dans la salle 210F du San Jose McEnery Convention Center. Des ingénieurs expérimentés possédant une expertise dans les technologies respectives dirigeront chaque session menée par Anritsu, un sponsor Diamond DesignCon.
Sept sessions éducatives et démonstrations
Sept Anritsu Test Talks auront lieu de 9h00 à 5h00 le mercredi 18 août. Les sessions durent de 40 à 60 minutes. Les résumés des entretiens de test sont :
Importance de l'extraction séquentielle de pelage et du désenrobage lors de la conception de circuits imprimés
Heure : 9:00 am – 9:40 am
Résumé: Les ingénieurs qui conçoivent et testent des dispositifs différentiels, en particulier des cartes de circuits imprimés (PCB), s'appuient sur des analyseurs de réseaux vectoriels (VNA) pour raccourcir les cycles de conception et accélérer le délai de mise sur le marché. À mesure que les conceptions s'étendent à des fréquences plus élevées et que l'espace sur la carte est limité, les outils VNA et les techniques de test spécifiques gagnent en importance. Les participants découvriront ces approches, y compris l'extraction par pelage séquentiel et le désenrobage.
Journée portes ouvertes pour la démonstration en direct du test PCIe 5.0 RX LEQ
Heure : 10h00 - 11h00 (Les participants peuvent visiter à tout moment pendant l'heure)
Résumé: Des tests en direct PCIe 5.0 LEQ utilisant un véritable périphérique sous test (DUT) de génération 5 (G5) seront effectués. Les visiteurs découvriront la procédure de test du test G5 LEQ à l'aide de l'Anritsu Signal Quality Analyzer-R MP1900A.
Solution de test PAM4 BER et JTOL pour PCIe 6.0 et au-delà
Heure : 11:05 am – 11:45 am
Résumé: Cette session fournira un aperçu de 32 Gbauds et plus, du test PAM4 BER et des mesures de tolérance à la gigue (JTOL). Il comprendra également la correction d'erreur directe (FEC) et l'analyse des erreurs en rafale. Les ingénieurs impliqués dans les applications PCIe 6.0 ou 400GE/800GE trouveront cette session très instructive.
Démonstration en direct de PAM4 BERT et JTOL, FEC et analyse d'erreur de rafale
Heure : 12h00-12h45
Résumé: Les participants assisteront à une démonstration en direct du test PAM4 JTOL et de l'analyse des erreurs de rafale FEC à l'aide du MP1900A. La démo montrera :
- Présentation et capacités du produit PAM4 BERT
- Test PAM4 BER et tolérance de gigue
- Capture et analyse des erreurs de rafale FEC
Solutions de test automobile
Heure : 2h00-2h40
Résumé: Cette session donnera un aperçu des solutions de test Anritsu pour l'automobile. Parmi les technologies et applications à discuter figurent la 5G/cellulaire, l'infodivertissement/la connectivité/le Bluetooth® /WLAN, ADAS, RADAR, C-V2X et PCIe.
Test PHY standard USB Type-C. Qu'est-ce qui est pareil et qu'est-ce qui est différent ?
Heure : 3h00-3h40
Résumé: USB4 et DisplayPort ont adopté la spécification Thunderbolt PHY d'Intel comme « bloc de construction » au niveau de la couche physique. Cette session discutera des similitudes et des différences entre ces normes en ce qui concerne les spécifications de test de conformité (CTS) et les méthodologies de test.
Test de conformité LEQ du récepteur PCIe 5.0
Heure : 4h00-5h00
Résumé: Les participants à l'Anritsu Test Talk final découvriront les méthodes permettant de résoudre les nouveaux défis des récepteurs de test et de mesure pour PCIe 5.0 à 32.0 GT/s. Les sujets à couvrir comprennent :
- Programme de conformité PCI-SIG0
- Défis et dernières directives sur les tests de récepteurs 32 GT/s
- Nuances de l'étalonnage de l'œil à 32 GT/s et gestion des canaux arrière à haute perte avec égalisation
- Résoudre les problèmes de validation avec une solution de récepteur
Les sessions éducatives sont gratuites et ouvertes à tous les participants à la DesignCon.
Pour plus d'informations, visitez le site www.anritsu.com
-
Intelligence artificielle symbolique exacte pour une évaluation plus rapide et meilleure de l'équité de l'IA
-
electronica India et Productronica India ainsi que MatDispens sont reprogrammés du 16 au 18 décembre 2021
-
Honda lance le nouveau scooter électrique U-GO
-
Decks autorisé pour Assam State Electronics Development Corporation Limited pour la connectivité Internet haut débit
Horaires ELE
-
Horaires ELEhttps://www.eletimes.com/author/eletimes-newsLa nouvelle diode à perte ultra-faible pour les générateurs de véhicules légers réduit les émissions de CO2
-
Horaires ELEhttps://www.eletimes.com/author/eletimes-newsTata Group vise à entrer dans la fabrication de puces
-
Horaires ELEhttps://www.eletimes.com/author/eletimes-newsOrange, Sierra Wireless, LACROIX et STMicroelectronics unissent leurs forces et lancent IoT Continuum pour étendre et accélérer la transformation numérique des marchés industriels
-
Horaires ELEhttps://www.eletimes.com/author/eletimes-newsUn extensible capteur Du matériel pour alimenter le portable Electronique Fonctionne par grand froid