Semikonduktor daya wide bandgap (WBG) sedang diadopsi ke dalam desain utama karena peningkatan urutan besaran dalam angka prestasi listrik (FOM). Peningkatan kinerja yang sangat besar ini memerlukan peninjauan kembali banyak asumsi desain, termasuk manajemen termal [1].
Artikel ini membahas tantangan yang ditimbulkan oleh manajemen termal karena kepadatan daya yang meningkat, terutama dengan kemasan berskala chip (CSP). Apa yang terkadang diabaikan, bagaimanapun, adalah bahwa FET daya CSP eGaN® dan sirkuit terintegrasi memiliki kinerja termal yang sangat baik saat dipasang pada mesin cetak standar. sirkit papan (PCB) dengan metode sederhana untuk memasang heat sink.
Misalnya, CSP GaN FET dengan footprint 4 mm2 pada 4-lapisan standar PCB dapat mencapai nilai resistansi termal sambungan-ke-heat sink kurang dari 4 K / W dengan bahan dan teknik perakitan dan heat sink berbiaya rendah. Analisis, simulasi, dan verifikasi eksperimental disediakan dalam artikel ini. Selain itu, jalur menuju perbaikan termal lebih lanjut dibahas.
Sebagai contoh, pertimbangkan kasus uang pemasangan permukaan Converter penyearah sinkron, di mana kerugian dominan adalah kerugian konduksi. CSP eGaN FET, EPC2059, menempati area PCB seluas 3.92 mm2 untuk 170V, 9 mΩ FET, sedangkan 150V, 16.5 mΩ dua sisi berpendingin Si canggih MOSFET menempati hampir delapan kali area papan PCB pada 30.9 mm2.
Jika luas tapak merupakan faktor dominan yang menentukan kenaikan temperatur, maka Si semakin besar MOSFET akan mengalami kenaikan suhu sekitar 23% dari GaN untuk arus tertentu, meskipun eGaN FET memiliki resistansi (RDS(on)) yang jauh lebih rendah. Namun dalam praktiknya, kinerja termal FET eGaN CSP tampaknya setara dengan, atau lebih baik daripada, MOSFET Si yang lebih besar. Hasil yang tampaknya berlawanan dengan intuisi ini, dan alasannya, tidak jelas, oleh karena itu diperlukan penyelidikan mendalam.
Beberapa publikasi menunjukkan bahwa eGaN FET skala chip memiliki kinerja termal absolut yang sangat baik meskipun area mereka jauh lebih kecil dibandingkan dengan RDS yang setara (aktif) MOSFET, dan bahwa metode pemasangan heat sink praktis ada [2, 3] seperti yang diilustrasikan pada Gambar 1 yang menunjukkan metode sederhana untuk memasang heat sink ke CSP eGaN FETs. Sayangnya, sebagian besar publikasi memberikan sedikit detail tentang aliran panas dan model termal, saat ini. Artikel-artikelnya sederhana dan memiliki sedikit pembenaran yang ketat.
Karena suhu persimpangan pengenal maksimum, Tj, maks, sering menjadi faktor pembatas utama dalam desain, sangat penting bagi perancang sistem tenaga untuk memahami bagaimana dan mengapa kinerja termal tinggi dapat dicapai. Pemahaman seperti itu memberikan kepercayaan dalam desain; dengan demikian, memperpendek siklus desain, mengurangi jumlah dan tingkat keparahan pengujian yang diperlukan, meningkatkan keandalan, dan mengurangi biaya keseluruhan.
Dalam banyak desain menggunakan semikonduktor daya mount permukaan, PCB dan Transistorantarmuka -to-heat sink membentuk bottleneck pertama untuk aliran panas [4]. Dalam kasus di mana heat sink digunakan, peran PCB dalam pembuangan panas sering diabaikan, tetapi sebenarnya merupakan jalur signifikan untuk aliran panas. Kontribusi PCB untuk mengekstraksi panas sangat signifikan bahkan untuk CSP eGaN FET yang sangat kecil di mana, dalam desain praktis, FET tersebut dapat mencapai kinerja termal dari sambungan ke lingkungan setara dengan, atau bahkan lebih baik daripada, MOSFET Si yang jauh lebih besar.
Jika digabungkan dengan kinerja kelistrikan yang superior dari eGaN FETs, ukuran dapat dikurangi, tingkat daya ditingkatkan, dan suhu pengoperasian diturunkan. Hal ini dapat ditunjukkan dengan menggunakan simulasi elemen hingga 3D yang terperinci dari tata letak PCB biasa dalam hubungannya dengan verifikasi eksperimental.
Untuk aplikasi daya tinggi, atau yang beroperasi di lingkungan dengan suhu ambien tinggi, heat sink digunakan untuk mentransfer energi panas ke lingkungan sekitar. Pendekatan manajemen termal tipikal untuk CSP eGaN FET melibatkan penerapan material antarmuka termal isolasi listrik (TIM) ke permukaan atas FET yang dipasang, dan secara mekanis memasang heat sink di atasnya. Dalam konfigurasi ini, spacer sering digunakan untuk memastikan bahwa heat sink memiliki jarak yang cukup dari permukaan atas FET ke permukaan hadap heat sink untuk memenuhi kedua persyaratan tegangan standoff dan menyerap variasi mekanis, seperti yang ditunjukkan pada Gambar 1.
Gambar 2 menunjukkan berbagai jalur aliran panas untuk perakitan termal yang dijelaskan sebelumnya. Secara intuitif, tampak bahwa aliran panas dari bagian atas dan samping FET skala chip mendominasi karena jalur pendek melalui TIM, sedangkan, pada kenyataannya, aliran panas yang mengikuti jalur heat sink PCBTIM juga merupakan penyumbang besar panas. pemindahan.
Karena ikatan logam solder, FET memiliki koneksi termal yang sangat baik dengan tembaga pada PCB. PCB secara efektif menyebarkan panas karena konduktivitas termal tembaga kira-kira dua kali lipat lebih tinggi dari TIM. Meskipun panas dari PCB ke heat sink harus mengalir melalui ketebalan TIM 2-5 kali lebih besar dari jalur dari FET ke heat sink, penampang efektif TIM di jalur ini mungkin lebih besar dari 10 kali luas permukaan yang terbuka. dari FET, karena luasnya sebanding dengan kuadrat jari-jari silinder yang dibentuk oleh penerapan bahan antarmuka termal. Oleh karena itu, kontribusi jalur termal PCB-ke-unit pendingin harus diperhitungkan saat menganalisis pendekatan manajemen termal ini.
Analisis di atas dapat dilakukan dengan menggunakan alat metode elemen hingga 3D (FEM). PCB setengah jembatan untuk eGaN FET membentuk kerangka dasar. PCB ini memiliki tata letak yang dioptimalkan untuk kinerja kelistrikan terbaik [5] dan menggunakan konstruksi 4 lapis dari foil tembaga 70 mm, dielektrik FR408, dan memiliki ketebalan total 1.6 mm (62 mils). Sebuah volume dempul konduktif termal ditempatkan pada FETs terpasang dan sekitarnya seperti yang ditunjukkan pada Gambar 3. Sebuah heat sink ditempatkan di atas FETs dengan celah antara sisi atas FET dan menghadap permukaan heat sink. Papan tersebut memiliki penuangan tembaga dengan celah isolasi dan bagian dari vias yang akan digunakan dalam desain yang khas. Poin utamanya adalah bahwa kinerja kelistrikan terbaik mendorong perancang untuk meletakkan tembaga sebanyak mungkin di sekitar FET, yang juga menguntungkan kinerja termal.
| Nomor bagian TIM | konduktivitas termal [W / m / K] |
Daya [W] |
T [K] (FET untuk penyebar) |
Diukur Rθ [K / W] |
Simulasi Rθ [K / W] |
| 65-00-GEL30-0010 | 3.5 | 1.06 | 6.62 | 6.2 | 6.1 |
| TG-PP10-50G | 10 | 5.06 | 25.6 | 5.1 | 5.1 |
Tabel I: Thermal Interface Materials (TIM) yang Digunakan dalam Eksperimen yang Dilaporkan di Artikel Ini
Hasil Eksperimen Serangkaian eksperimen fisik dilakukan untuk memverifikasi simulasi ini dan untuk lebih memahami efek praktis pada FET, seperti impedansi kontak termal. Kesepakatan yang baik antara hasil empiris dan simulasi diperoleh, yang mendukung kepercayaan pada simulasi.
Analisis biaya dilakukan dengan material 10 W / m / K (TGPP10-50G) yang lebih mahal. Bahan silinder berdiameter 10 mm yang mengelilingi FET memiliki volume sekitar 70 ml. Untuk tingkat produksi moderat, biaya per-FET TIM kurang dari $ 0.01 AS.
Kesimpulan
EGaN FET berskala chip kecil memiliki kinerja termal yang sangat baik saat dipasang pada PCB yang dirancang untuk kinerja kelistrikan terbaik. Kinerja ini diperoleh dengan solusi termal yang sederhana, dapat diproduksi, dan hemat biaya.