Inzicht in thermisch beheer van GaN-apparaten op chipschaal

Brede bandgap (WBG) vermogenshalfgeleiders worden toegepast in reguliere ontwerpen vanwege verbeteringen in de orde van grootte van elektrische cijfers van verdienste (FOM's). Deze enorme prestatieverbeteringen vereisen het herzien van veel ontwerpaannames, waaronder thermisch beheer [1].

Dit artikel bespreekt de uitdagingen die thermisch beheer met zich meebrengt als gevolg van een hogere vermogensdichtheid, met name bij chip-scale-packaging (CSP). Wat echter soms over het hoofd wordt gezien, is dat CSP eGaN® power FET's en geïntegreerde circuits uitstekende thermische prestaties leveren wanneer gemonteerd op standaard bedrukte circuit boards (PCB's) met eenvoudige methoden voor het bevestigen van koellichamen.

Bijvoorbeeld een CSP GaN FET met een footprint van 4 mm2 op een standaard 4-laags pcb kan thermische weerstandswaarden van junctie naar koellichaam bereiken van minder dan 4 K / W met goedkope montage- en koellichaammaterialen en -technieken. Dit artikel bevat analyse, simulatie en experimentele verificatie. Daarnaast worden wegen naar verdere thermische verbetering besproken.

Neem als voorbeeld het geval van een opbouwbok omvormer synchrone gelijkrichter, waarbij het dominante verlies geleidingsverlies is. Een CSP eGaN FET, de EPC2059, neemt 3.92 mm2 PCB-oppervlak in beslag voor een 170V, 9 mΩ FET, terwijl een state-of-the-art 150V, 16.5 mΩ dubbelzijdig gekoeld Si MOSFET neemt bijna acht keer de printplaatoppervlakte in van 30.9 mm2.

Als het voetafdrukgebied de dominante factor was die de temperatuurstijging bepaalt, hoe groter Si mosfet zou een temperatuurstijging hebben van ongeveer 23% van die van een GaN voor een gegeven stroom, ook al heeft de eGaN FET een veel lagere aan-weerstand (RDS(on)). In de praktijk lijken de thermische prestaties van CSP eGaN FET's echter vergelijkbaar met, of beter dan, grotere Si MOSFET's. Dit ogenschijnlijk contra-intuïtieve resultaat, en de redenen ervoor, liggen niet voor de hand, en daarom is diepgaand onderzoek vereist.

Verschillende publicaties tonen aan dat eGaN-FET's op chipschaal uitstekende absolute thermische prestaties hebben ondanks hun veel kleinere oppervlakte vergeleken met gelijkwaardige RDS (aan) mosfets, en dat er praktische montagemethoden voor het koellichaam bestaan ​​[2, 3] zoals geïllustreerd in Figuur 1, die een eenvoudige methode toont voor het bevestigen van een koellichaam aan CSP eGaN FET's. Helaas geven de meeste publicaties weinig details over warmtestroom en de thermische modellen, indien aanwezig. De artikelen zijn simplistisch en hebben weinig rigoureuze rechtvaardiging.

Aangezien de maximale nominale junctietemperatuur, Tj, max, vaak de belangrijkste beperkende factor is bij ontwerpen, is het cruciaal voor ontwerpers van energiesystemen om te begrijpen hoe en waarom hoge thermische prestaties kunnen worden bereikt. Een dergelijk begrip geeft vertrouwen in het ontwerp; dus het verkorten van ontwerpcycli, het verminderen van de hoeveelheid en de ernst van de vereiste testen, het verhogen van de betrouwbaarheid en het verlagen van de totale kosten.

In veel ontwerpen met behulp van opbouwvermogenshalfgeleiders, de printplaat en de Transistor-to-heat sink interface vormt het eerste knelpunt voor de warmtestroom [4]. In gevallen waarin een koellichaam wordt gebruikt, wordt de rol van de printplaat bij warmteafvoer vaak verwaarloosd, maar is in feite een belangrijk pad voor warmtestroom. De bijdrage van de PCB aan het onttrekken van warmte is aanzienlijk, zelfs voor zeer kleine CSP eGaN FET's, waar dergelijke FET's in praktische ontwerpen thermische prestaties kunnen bereiken van junctie tot omgeving die vergelijkbaar zijn met, of zelfs beter zijn dan, veel grotere Si MOSFET's.

In combinatie met de superieure elektrische prestaties van eGaN FET's, kan de grootte worden verkleind, het vermogen worden verhoogd en de bedrijfstemperaturen worden verlaagd. Dit kan worden aangetoond met behulp van gedetailleerde 3D-simulaties van eindige elementen van typische PCB-lay-outs in combinatie met experimentele verificatie.

Voor toepassingen met een hoog vermogen, of toepassingen die werken in omgevingen met een hoge omgevingstemperatuur, worden koellichamen gebruikt om de warmte-energie over te brengen naar de omgeving. Een typische benadering van thermisch beheer voor een CSP eGaN FET omvat het aanbrengen van een elektrisch isolerend thermisch interfacemateriaal (TIM) op het bovenoppervlak van de gemonteerde FET en het mechanisch bevestigen van een koellichaam erop. In deze configuratie worden vaak afstandhouders gebruikt om ervoor te zorgen dat het koellichaam voldoende afstand heeft van het bovenoppervlak van de FET tot het tegenoverliggende oppervlak van het koellichaam om te voldoen aan zowel de vereisten voor spanningsafstanden als om mechanische variaties te absorberen, zoals weergegeven in afbeelding 1.

Figuur 2 toont de verschillende warmtestroompaden voor het eerder beschreven thermische samenstel. Intuïtief lijkt het erop dat de warmtestroom van de bovenkant en zijkanten van de chip-scale FET domineert vanwege het korte pad door de TIM, terwijl in feite de warmtestroom die het PCBTIM-koellichaam volgt, ook een grote bijdrage levert aan warmte. verwijdering.

Door de metalen soldeerbinding heeft de FET een uitstekende thermische verbinding met het koper op de printplaat. De PCB verspreidt de warmte effectief, aangezien de thermische geleidbaarheid van het koper ongeveer twee ordes van grootte hoger is dan de TIM. Hoewel de warmte van de PCB naar het koellichaam door een TIM-dikte moet stromen die 2-5 keer groter is dan het pad van de FET naar het koellichaam, kan de effectieve doorsnede van TIM in dit pad groter zijn dan 10 keer het blootgestelde oppervlak. van de FET, aangezien zijn oppervlak evenredig is met het kwadraat van de straal van de cilinder die wordt gevormd door de toepassing van het thermische interfacemateriaal. Daarom moet bij het analyseren van deze benadering van thermisch beheer rekening worden gehouden met de bijdrage van het thermische pad van PCB naar warmteafvoer.

De bovenstaande analyse kan worden uitgevoerd met behulp van 3D-tools voor eindige elementenmethode (FEM). Een halfbrug-printplaat voor eGaN-FET's vormt de basislijn. Deze printplaat heeft een geoptimaliseerde lay-out voor de beste elektrische prestaties [5] en maakt gebruik van een 4-laags constructie van 70 mm koperfolie, FR408 diëlektrisch, en heeft een totale dikte van 1.6 mm (62 mil). Een volume warmtegeleidende stopverf wordt op de gemonteerde FET's en onmiddellijke omgeving geplaatst, zoals weergegeven in figuur 3. Een warmteafleider wordt over de FET's geplaatst met een opening tussen de bovenzijde van de FET en het oppervlak van de warmteafleider. Het bord heeft koperen gietstukken met isolerende openingen en een subset van via's die in een typisch ontwerp zouden worden gebruikt. Een belangrijk punt is dat de beste elektrische prestaties de ontwerper ertoe aanzetten om zoveel mogelijk koper in de directe omgeving van de FET te plaatsen, wat ook de thermische prestaties ten goede komt.

Tabel I: thermische interfacematerialen (TIM) die worden gebruikt in experimenten die in dit artikel worden gerapporteerd

Experimentele resultaten Er is een reeks fysische experimenten uitgevoerd om deze simulaties te verifiëren en om de praktische effecten op de FET, zoals thermische contactimpedantie, beter te begrijpen. Er werd een goede overeenkomst verkregen tussen de empirische resultaten en de simulaties, wat het vertrouwen in de simulaties ondersteunde.

Een kostenanalyse werd uitgevoerd met het duurdere 10 W / m / K (TGPP10-50G) materiaal. Een cilinder met een diameter van 10 mm die de FET omringt, heeft een volume van ongeveer 70 ml. Voor gematigde productiesnelheden bedragen de TIM-kosten per FET minder dan $ 0.01 US.

Samengevat

Kleine eGaN-FET's op chipschaal hebben uitstekende thermische prestaties wanneer ze zijn gemonteerd op een PCB die is ontworpen voor de beste elektrische prestaties. Deze prestatie wordt verkregen met eenvoudige, produceerbare en kosteneffectieve thermische oplossingen.