Comprensión de la gestión térmica de dispositivos GaN a escala de chip

Actualización: 10 de diciembre de 2023

Los semiconductores de potencia de banda ancha (WBG) se están adoptando en los diseños principales debido a las mejoras de orden de magnitud en las figuras de mérito eléctricas (FOM). Estas enormes mejoras de rendimiento requieren revisar muchos supuestos de diseño, incluida la gestión térmica [1].

Este artículo analiza los desafíos que plantea la gestión térmica debido a una mayor densidad de potencia, especialmente con el empaquetado a escala de chip (CSP). Sin embargo, lo que a veces se pasa por alto es que los FET de potencia CSP eGaN® y los circuitos integrados tienen un rendimiento térmico excelente cuando se montan en soportes impresos estándar. circuito (PCB) con métodos simples para conectar disipadores de calor.

Por ejemplo, un CSP GaN FET con una huella de 4 mm2 en un estándar de 4 capas pcb puede lograr valores de resistencia térmica de unión a disipador de calor de menos de 4 K / W con materiales y técnicas de ensamblaje y disipador de calor de bajo costo. En este artículo se proporcionan análisis, simulación y verificación experimental. Además, se discuten las vías para una mayor mejora térmica.

Como ejemplo, considere el caso de un buck de montaje en superficie convertidor rectificador síncrono, donde la pérdida dominante es la pérdida por conducción. Un FET eGaN de CSP, el EPC2059, ocupa 3.92 mm2 de área de PCB para un FET de 170 V y 9 mΩ, mientras que un FET de 150 V y 16.5 mΩ de última generación con refrigeración de doble cara MOSFET ocupa casi ocho veces el área de PCB de la placa a 30.9 mm2.

Si el área de la huella fuera el factor dominante que determina el aumento de temperatura, el Si mayor mosfet tendría un aumento de temperatura de aproximadamente el 23% del de un GaN para una corriente determinada, aunque el FET de eGaN tiene una resistencia de encendido mucho menor (RDS (encendido)). Sin embargo, en la práctica, el rendimiento térmico de los FET eGaN de CSP parece estar a la par o mejor que los MOSFET de Si más grandes. Este resultado aparentemente contrario a la intuición, y sus razones, no son obvios, por lo que se requiere una investigación en profundidad.

Varias publicaciones demuestran que los FET eGaN a escala de chip tienen un rendimiento térmico absoluto excelente a pesar de su área mucho más pequeña en comparación con el RDS equivalente (activado) mosfets, y que existen métodos prácticos de montaje del disipador de calor [2, 3], como se ilustra en la Figura 1, que muestra un método simple para conectar un disipador de calor a los FET de CSP eGaN. Desafortunadamente, la mayoría de las publicaciones brindan pocos detalles sobre el flujo de calor y los modelos térmicos, cuando están presentes. Los artículos son simplistas y tienen poca justificación rigurosa.

Dado que la temperatura de unión nominal máxima, Tj, max, es a menudo el principal factor limitante en los diseños, es crucial que los diseñadores de sistemas de energía comprendan cómo y por qué se puede lograr un alto rendimiento térmico. Tal comprensión proporciona confianza en el diseño; así, acortando los ciclos de diseño, reduciendo la cantidad y severidad de las pruebas requeridas, aumentando la confiabilidad y reduciendo el costo total.

En muchos diseños que utilizan semiconductores de potencia de montaje superficial, la PCB y el Transistor-la interfaz del disipador de calor forma el primer cuello de botella para el flujo de calor [4]. En los casos en los que se utiliza un disipador de calor, el papel de la PCB en la disipación de calor se descuida con frecuencia, pero es, de hecho, una vía importante para el flujo de calor. La contribución de la PCB a la extracción de calor es significativa incluso para los FET eGaN de CSP muy pequeños donde, en diseños prácticos, estos FET pueden lograr un rendimiento térmico desde la unión hasta el ambiente a la par o incluso mejor que los MOSFET de Si mucho más grandes.

Cuando se combina con el rendimiento eléctrico superior de los FET eGaN, se puede reducir el tamaño, aumentar los niveles de potencia y reducir las temperaturas de funcionamiento. Esto se puede mostrar utilizando simulaciones 3D detalladas de elementos finitos de diseños de PCB típicos junto con la verificación experimental.

Para aplicaciones de alta potencia, o aquellas que operan en ambientes con una temperatura ambiente alta, se utilizan disipadores de calor para transferir la energía térmica al ambiente. Un enfoque típico de gestión térmica para un CSP eGaN FET implica la aplicación de un material de interfaz térmica (TIM) eléctricamente aislante a la superficie superior del FET montado y unir mecánicamente un disipador de calor encima. En esta configuración, los espaciadores se utilizan a menudo para garantizar que el disipador de calor tenga una distancia suficiente desde la superficie superior del FET hasta la superficie de revestimiento del disipador de calor para cumplir con los requisitos de separación de voltaje y absorber las variaciones mecánicas, como se muestra en la Figura 1.

La figura 2 muestra las diversas trayectorias de flujo de calor para el conjunto térmico descrito anteriormente. Intuitivamente, parece que el flujo de calor desde la parte superior y los lados del FET a escala de chip domina debido a la ruta corta a través del TIM, mientras que, de hecho, el flujo de calor que sigue la ruta PCBTIM-disipador de calor también contribuye en gran medida al calor. eliminación.

Debido a la unión metálica de la soldadura, el FET tiene una excelente conexión térmica con el cobre en la PCB. La PCB distribuye el calor de manera eficaz, ya que la conductividad térmica del cobre es aproximadamente dos órdenes de magnitud más alta que el TIM. Aunque el calor de la PCB al disipador de calor debe fluir a través de un TIM con un espesor de 2 a 5 veces mayor que la ruta desde el FET al disipador de calor, la sección transversal efectiva de TIM en esta ruta puede ser superior a 10 veces el área de la superficie expuesta. del FET, ya que su área es proporcional al cuadrado del radio del cilindro formado por la aplicación del material de interfaz térmica. Por lo tanto, debe tenerse en cuenta la contribución de la trayectoria térmica de la PCB al disipador de calor al analizar este enfoque de gestión térmica.

El análisis anterior se puede realizar utilizando las herramientas del método de elementos finitos (FEM) 3D. Una PCB de medio puente para eGaN FET constituye el caso de referencia. Esta PCB tiene un diseño optimizado para el mejor rendimiento eléctrico [5] y utiliza una construcción de 4 capas de lámina de cobre de 70 mm, dieléctrico FR408, y tiene un espesor total de 1.6 mm (62 mils). Se coloca un volumen de masilla termoconductora en los FET montados y en las inmediaciones, como se muestra en la Figura 3. Se coloca un disipador de calor sobre los FET con un espacio entre la parte superior del FET y la superficie del disipador de calor de frente. La placa tiene vertidos de cobre con huecos aislantes y un subconjunto de vías que se utilizarían en un diseño típico. Un punto clave es que el mejor rendimiento eléctrico impulsa al diseñador a colocar la mayor cantidad de cobre en las inmediaciones del FET, lo que también beneficia el rendimiento térmico.

 

Número de pieza TIM Conductividad térmica
[W / m / K]
Motor
[W]
ΔT [K] (FET
al esparcidor)
Mesurado
Rθ [K / W]
Simulado
Rθ [K / W]
65-00-GEL30-0010 3.5 1.06 6.62 6.2 6.1
TG-PP10-50G 10 5.06 25.6 5.1 5.1

Tabla I: Materiales de interfaz térmica (TIM) utilizados en los experimentos descritos en este artículo

Resultados experimentales Se llevó a cabo una serie de experimentos físicos para verificar estas simulaciones y comprender mejor los efectos prácticos sobre el FET, como la impedancia de contacto térmico. Se obtuvo una buena concordancia entre los resultados empíricos y las simulaciones, lo que apoyó la confianza en las simulaciones.

Se realizó un análisis de costos con el material más caro de 10 W / m / K (TGPP10-50G). Un cilindro de material de 10 mm de diámetro que rodea el FET tiene un volumen de aproximadamente 70 ml. Para tasas de producción moderadas, el costo de TIM por FET es menos de $ 0.01 US.

Resumen

Los FET eGaN de pequeña escala de chip tienen un excelente rendimiento térmico cuando se montan en una PCB diseñada para obtener el mejor rendimiento eléctrico. Este rendimiento se obtiene con soluciones térmicas sencillas, fabricables y rentables.