WBG (Wide Bandgap) 전력 반도체는 FOM (Electrical Figures-of-Merit)의 대폭 개선으로 인해 주류 설계에 채택되고 있습니다. 이러한 엄청난 성능 향상은 열 관리를 포함하여 많은 설계 가정을 재검토해야합니다 [1].
이 기사에서는 특히 칩 규모 패키징(CSP)에서 증가된 전력 밀도로 인해 발생하는 열 관리 문제에 대해 설명합니다. 그러나 때때로 간과되는 것은 CSP eGaN® 전력 FET 및 집적 회로가 표준 인쇄 기판에 실장될 때 우수한 열 성능을 갖는다는 것입니다. 회로 방열판을 부착하는 간단한 방법이 있는 보드(PCB).
예를 들어, 표준 4 레이어에 2mm4 풋 프린트가있는 CSP GaN FET PCB 저비용 조립 및 방열판 재료 및 기술을 사용하여 4K / W 미만의 접합-방열판 열 저항 값을 달성 할 수 있습니다. 이 기사에서는 분석, 시뮬레이션 및 실험 검증을 제공합니다. 또한 추가 열 개선 경로에 대해 논의합니다.
예를 들어, 표면 실장 벅의 경우를 고려하십시오. 변환기 지배적인 손실이 전도 손실인 동기식 정류기. CSP eGaN FET인 EPC2059는 3.92V, 2mΩ FET에 대해 170mm9의 PCB 영역을 차지하는 반면 최첨단 150V, 16.5mΩ 양면 냉각 Si MOSFET 30.9 mm2에서 기판 PCB 면적의 거의 XNUMX 배를 차지합니다.
풋 프린트 면적이 온도 상승을 결정하는 주요 요인이라면 Si 이끼 eGaN FET의 온 저항(RDS(on))이 훨씬 낮음에도 불구하고 주어진 전류에 대해 GaN 온도 상승의 약 23%가 상승합니다. 그러나 실제로 CSP eGaN FET의 열 성능은 대형 Si MOSFET과 동등하거나 더 나은 것으로 보입니다. 이렇게 반직관적으로 보이는 결과와 그 이유는 명확하지 않으므로 심층적인 조사가 필요합니다.
여러 출판물에 따르면 칩 스케일 eGaN FET는 동등한 RDS (on)에 비해 훨씬 작은 면적에도 불구하고 탁월한 절대 열 성능을 제공합니다. MOSFET, CSP eGaN FET에 방열판을 부착하는 간단한 방법을 보여주는 그림 2에 나와있는 것처럼 실제 방열판 장착 방법이 존재합니다 [3, 1]. 불행히도 대부분의 간행물은 열 흐름과 열 모델에 대한 세부 정보를 제공하지 않습니다. 기사는 단순하고 엄격한 정당성이 거의 없습니다.
최대 정격 접합 온도 인 Tj, max는 종종 설계의 주요 제한 요소이므로 전력 시스템 설계자는 높은 열 성능을 얻을 수있는 방법과 이유를 이해하는 것이 중요합니다. 이러한 이해는 디자인에 대한 자신감을 제공합니다. 따라서 설계주기를 단축하고 필요한 테스트의 양과 심각도를 줄이며 신뢰성을 높이고 전체 비용을 절감합니다.
표면 실장 전력 반도체를 사용하는 많은 설계에서 PCB와 트랜지스터-방열판 인터페이스는 열 흐름에 대한 첫 번째 병목 현상을 형성합니다[4]. 방열판이 사용되는 경우 열 발산에서 PCB의 역할은 종종 무시되지만 실제로는 열 흐름의 중요한 경로입니다. 열을 추출하는 PCB의 기여는 매우 작은 CSP eGaN FET의 경우에도 중요합니다. 실제 설계에서 이러한 FET는 훨씬 더 큰 Si MOSFET과 동등하거나 그보다 더 나은 접합부에서 대기까지의 열 성능을 달성할 수 있습니다.
eGaN FET의 우수한 전기적 성능과 결합하면 크기를 줄이고 전력 수준을 높이며 작동 온도를 낮출 수 있습니다. 이것은 실험적 검증과 함께 일반적인 PCB 레이아웃의 상세한 3D 유한 요소 시뮬레이션을 사용하여 보여줄 수 있습니다.
고전력 애플리케이션 또는 주변 온도가 높은 환경에서 작동하는 애플리케이션의 경우 방열판을 사용하여 열 에너지를 주변 환경으로 전달합니다. CSP eGaN FET의 일반적인 열 관리 접근 방식에는 장착 된 FET의 상단 표면에 전기 절연 열 인터페이스 재료 (TIM)를 적용하고 그 위에 방열판을 기계적으로 부착하는 것이 포함됩니다. 이 구성에서 스페이서는 그림 1과 같이 전압 스탠드 오프 요구 사항을 모두 충족하고 기계적 변화를 흡수하기 위해 방열판이 FET의 상단 표면에서 방열판의 마주 보는 표면까지 충분한 거리를 갖도록하는 데 자주 사용됩니다.
그림 2는 이전에 설명한 열 어셈블리의 다양한 열 흐름 경로를 보여줍니다. 직관적으로 칩 스케일 FET의 상단과 측면에서 발생하는 열 흐름은 TIM을 통과하는 짧은 경로로 인해 지배적 인 반면, 실제로 PCBTIM- 방열판 경로를 따르는 열 흐름은 열에 큰 기여를합니다. 제거.
땜납 금속 결합으로 인해 FET는 PCB의 구리와 우수한 열 연결을 제공합니다. 구리의 열전도율이 TIM보다 약 2 배 더 높기 때문에 PCB는 열을 효과적으로 확산시킵니다. PCB에서 방열판으로의 열은 FET에서 방열판으로가는 경로보다 5 ~ 10 배 더 큰 TIM 두께를 통과해야하지만이 경로에서 TIM의 유효 단면적은 노출 된 표면적의 XNUMX 배보다 클 수 있습니다. FET의 면적은 열 인터페이스 재료의 적용에 의해 형성된 실린더 반경의 제곱에 비례하기 때문입니다. 따라서이 열 관리 접근 방식을 분석 할 때 PCB- 방열판 열 경로의 기여도를 고려해야합니다.
위의 분석은 3D 유한 요소 방법 (FEM) 도구를 사용하여 수행 할 수 있습니다. eGaN FET 용 하프 브리지 PCB가 기준 케이스를 형성합니다. 이 PCB는 최고의 전기적 성능을 위해 최적화 된 레이아웃을 가지고 있으며 [5] 4mm 동박, FR70 유전체의 408 층 구조를 사용하며 총 두께는 1.6mm (62mils)입니다. 다량의 열 전도성 퍼티는 그림 3과 같이 장착 된 FET와 바로 근처에 배치됩니다. 방열판은 FET의 상단과 마주 보는 방열판 표면 사이에 간격을두고 FET 위에 배치됩니다. 보드에는 절연 갭이있는 구리 타설과 일반적인 설계에 사용되는 비아의 하위 집합이 있습니다. 요점은 최고의 전기적 성능이 설계자가 FET 바로 근처에 구리를 많이 배치하도록 유도하고 열 성능에도 이점이 있다는 것입니다.
| TIM 부품 번호 | 열전도율 [W / m / K] |
출력 [W] |
ΔT [K] (FET 스프레더로) |
정확히 잰 Rθ [K / W] |
시뮬레이션 된 Rθ [K / W] |
| 65-00-GEL30-0010 | 3.5 | 1.06 | 6.62 | 6.2 | 6.1 |
| TG-PP10-50G | 10 | 5.06 | 25.6 | 5.1 | 5.1 |
표 I :이 기사에보고 된 실험에 사용 된 열 인터페이스 재료 (TIM)
실험 결과 이러한 시뮬레이션을 확인하고 열 접촉 임피던스와 같은 FET에 대한 실제 효과를 더 이해하기 위해 일련의 물리적 실험이 수행되었습니다. 경험적 결과와 시뮬레이션 사이에 좋은 일치를 얻었으며 이는 시뮬레이션에 대한 신뢰를 뒷받침했습니다.
더 비싼 10W / m / K (TGPP10-50G) 재료로 비용 분석을 수행했습니다. FET를 둘러싼 재료의 직경 10mm 실린더는 부피가 약 70ml입니다. 중간 생산 속도의 경우 FET 당 TIM 비용은 미화 0.01 달러 미만입니다.
요약
소형 칩 스케일 eGaN FET는 최고의 전기적 성능을 위해 설계된 PCB에 장착 할 때 탁월한 열 성능을 제공합니다. 이 성능은 간단하고 제조 가능하며 비용 효율적인 열 솔루션을 통해 얻을 수 있습니다.