Hiểu về quản lý nhiệt của thiết bị GaN quy mô chip

Các chất bán dẫn công suất dải tần rộng (WBG) đang được áp dụng vào các thiết kế chính do những cải tiến về cấp độ lớn trong các số liệu điện tử đáng giá (FOM). Những cải tiến hiệu suất khổng lồ này đòi hỏi phải xem xét lại nhiều giả định thiết kế, bao gồm cả quản lý nhiệt [1].

Bài viết này thảo luận về những thách thức mà việc quản lý nhiệt tăng lên do mật độ năng lượng tăng lên, đặc biệt là với quy mô đóng gói chip (CSP). Tuy nhiên, điều đôi khi bị bỏ qua là FET nguồn CSP eGaN® và mạch tích hợp có hiệu suất nhiệt tuyệt vời khi được gắn trên các bản in tiêu chuẩn. mạch bo mạch (PCB) với các phương pháp đơn giản để gắn tản nhiệt.

Ví dụ: CSP GaN FET với diện tích 4 mm2 trên 4 lớp tiêu chuẩn pcb có thể đạt được các giá trị điện trở tản nhiệt của điểm tiếp giáp với tản nhiệt nhỏ hơn 4 K / W với vật liệu và kỹ thuật lắp ráp và tản nhiệt chi phí thấp. Phân tích, mô phỏng và xác minh thực nghiệm được cung cấp trong bài viết này. Ngoài ra, các con đường để cải thiện nhiệt hơn nữa cũng được thảo luận.

Ví dụ, hãy xem xét trường hợp của một buck gắn trên bề mặt chuyển đổi chỉnh lưu đồng bộ, trong đó tổn hao chủ yếu là tổn hao dẫn. Một CSP eGaN FET, EPC2059, chiếm 3.92 mm2 diện tích PCB cho một FET 170V, 9 mΩ, trong khi một Si làm mát hai mặt 150V, 16.5 mΩ hiện đại nhất MOSFE chiếm gần tám lần diện tích bảng PCB ở 30.9 mm2.

Nếu diện tích dấu chân là yếu tố chính quyết định sự tăng nhiệt độ thì Si càng lớn mosfet sẽ có mức tăng nhiệt độ khoảng 23% so với GaN đối với một dòng điện nhất định, mặc dù eGaN FET có điện trở (RDS(bật) thấp hơn nhiều). Tuy nhiên, trên thực tế, hiệu suất nhiệt của CSP eGaN FET dường như ngang bằng hoặc tốt hơn các MOSFET Si lớn hơn. Kết quả có vẻ phản trực giác này và lý do của nó là không rõ ràng, do đó cần phải có một số nghiên cứu chuyên sâu.

Một số công bố chứng minh rằng eGaN FETs quy mô chip có hiệu suất nhiệt tuyệt đối tuyệt vời mặc dù diện tích của chúng nhỏ hơn nhiều so với RDS tương đương (bật) mosfetvà các phương pháp lắp tản nhiệt thực tế tồn tại [2, 3] như minh họa trong Hình 1 cho thấy một phương pháp đơn giản để gắn tản nhiệt vào CSP eGaN FETs. Thật không may, hầu hết các ấn phẩm cung cấp rất ít chi tiết về dòng nhiệt và các mô hình nhiệt, khi có mặt. Các bài báo là đơn giản và có ít biện minh chặt chẽ.

Vì nhiệt độ mối nối danh định tối đa, Tj, max, thường là yếu tố giới hạn chính trong thiết kế, điều quan trọng là các nhà thiết kế hệ thống điện phải hiểu cách thức và lý do tại sao có thể đạt được hiệu suất nhiệt cao. Sự hiểu biết như vậy mang lại sự tự tin trong thiết kế; do đó, rút ​​ngắn chu kỳ thiết kế, giảm số lượng và mức độ nghiêm trọng của thử nghiệm yêu cầu, tăng độ tin cậy và giảm chi phí tổng thể.

Trong nhiều thiết kế sử dụng chất bán dẫn điện gắn trên bề mặt, PCB và TransistorGiao diện -to-tản nhiệt tạo thành nút cổ chai đầu tiên đối với dòng nhiệt [4]. Trong trường hợp sử dụng bộ tản nhiệt, vai trò tản nhiệt của PCB thường bị bỏ qua, nhưng trên thực tế, đây là một đường dẫn quan trọng cho dòng nhiệt. Đóng góp của PCB vào việc giải phóng nhiệt là rất đáng kể ngay cả đối với các FET CSP eGaN rất nhỏ, trong đó, trong các thiết kế thực tế, các FET như vậy có thể đạt được hiệu suất nhiệt từ điểm nối đến môi trường xung quanh ngang bằng, hoặc thậm chí tốt hơn so với các MOSFET Si lớn hơn nhiều.

Khi kết hợp với hiệu suất điện vượt trội của eGaN FET, kích thước có thể được giảm xuống, tăng mức công suất và giảm nhiệt độ hoạt động. Điều này có thể được hiển thị bằng cách sử dụng mô phỏng phần tử hữu hạn 3D chi tiết của bố cục PCB điển hình kết hợp với xác minh thực nghiệm.

Đối với các ứng dụng công suất lớn, hoặc những ứng dụng hoạt động trong môi trường có nhiệt độ môi trường cao, tản nhiệt được sử dụng để truyền nhiệt năng ra môi trường xung quanh. Phương pháp quản lý nhiệt điển hình cho CSP eGaN FET liên quan đến việc áp dụng vật liệu giao diện nhiệt cách điện (TIM) lên bề mặt trên cùng của FET được gắn và gắn một bộ tản nhiệt lên trên nó một cách cơ học. Trong cấu hình này, các miếng đệm thường được sử dụng để đảm bảo rằng bộ tản nhiệt có đủ khoảng cách từ bề mặt trên cùng của FET đến bề mặt đối diện của bộ tản nhiệt để đáp ứng cả yêu cầu ngắt điện áp và hấp thụ các biến thể cơ học, như thể hiện trong Hình 1.

Hình 2 cho thấy các đường dẫn dòng nhiệt khác nhau cho cụm nhiệt được mô tả trước đây. Theo trực quan, có vẻ như dòng nhiệt từ phía trên và các bên của FET quy mô chip chiếm ưu thế do đường dẫn ngắn qua TIM, trong khi trên thực tế, dòng nhiệt đi theo đường dẫn tản nhiệt PCBTIM cũng là một yếu tố góp phần lớn gây ra nhiệt. gỡ bỏ.

Do liên kết kim loại hàn, FET có kết nối nhiệt tuyệt vời với đồng trên PCB. PCB truyền nhiệt một cách hiệu quả vì độ dẫn nhiệt của đồng cao hơn TIM khoảng hai bậc độ lớn. Mặc dù nhiệt từ PCB đến tản nhiệt phải truyền qua độ dày TIM lớn hơn 2-5 lần so với đường dẫn từ FET đến tản nhiệt, nhưng mặt cắt ngang hiệu quả của TIM trong đường dẫn này có thể lớn hơn 10 lần diện tích bề mặt tiếp xúc của FET, vì diện tích của nó tỷ lệ với bình phương bán kính của hình trụ được tạo thành do ứng dụng của vật liệu giao diện nhiệt. Do đó, phải tính đến sự đóng góp của đường dẫn nhiệt PCB đến tản nhiệt khi phân tích phương pháp quản lý nhiệt này.

Phân tích trên có thể được thực hiện bằng cách sử dụng các công cụ của phương pháp phần tử hữu hạn 3D (FEM). PCB bán cầu cho eGaN FET tạo thành trường hợp cơ bản. PCB này có bố cục được tối ưu hóa để đạt hiệu suất điện tốt nhất [5] và sử dụng cấu tạo 4 lớp của lá đồng 70 mm, chất điện môi FR408 và có tổng độ dày là 1.6 mm (62 mils). Một khối lượng bột bả dẫn nhiệt được đặt trên các FET được gắn và vùng lân cận như thể hiện trong Hình 3. Một bộ tản nhiệt được đặt trên các FET với khoảng cách giữa mặt trên của FET và bề mặt tản nhiệt đối diện. Bảng có các túi đồng với các khoảng cách cách nhiệt và một tập hợp con các vias sẽ được sử dụng trong một thiết kế điển hình. Một điểm chính là hiệu suất điện tốt nhất thúc đẩy nhà thiết kế đặt càng nhiều đồng vào vùng lân cận của FET, điều này cũng có lợi cho hiệu suất nhiệt.

Bảng I: Vật liệu giao diện nhiệt (TIM) được sử dụng trong các thí nghiệm được báo cáo trong bài viết này

Kết quả thí nghiệm Một loạt các thí nghiệm vật lý đã được tiến hành để xác minh những mô phỏng này và để hiểu thêm về các tác động thực tế đối với FET, chẳng hạn như trở kháng tiếp xúc nhiệt. Sự thống nhất tốt giữa các kết quả thực nghiệm và các mô phỏng đã thu được, điều này hỗ trợ sự tin tưởng vào các mô phỏng.

Một phân tích chi phí đã được thực hiện với vật liệu 10 W / m / K (TGPP10-50G) đắt tiền hơn. Một hình trụ có đường kính 10 mm bằng vật liệu bao quanh FET có thể tích khoảng 70 ml. Đối với tỷ lệ sản xuất vừa phải, chi phí TIM cho mỗi FET nhỏ hơn 0.01 đô la Mỹ.

Tổng kết

Các eGaN FET quy mô chip nhỏ có hiệu suất nhiệt tuyệt vời khi được gắn trên PCB được thiết kế cho hiệu suất điện tốt nhất. Hiệu suất này đạt được nhờ các giải pháp nhiệt đơn giản, có thể sản xuất và tiết kiệm chi phí.