Compreendendo o gerenciamento térmico de dispositivos GaN em escala de chip

Os semicondutores de potência de largura de banda larga (WBG) estão sendo adotados em projetos convencionais devido a melhorias de ordem de magnitude nas figuras de mérito elétricas (FOMs). Essas enormes melhorias de desempenho exigem a revisão de muitas premissas de design, incluindo o gerenciamento térmico [1].

Este artigo discute os desafios que o gerenciamento térmico gera devido ao aumento da densidade de energia, especialmente com o chip-scale-packaging (CSP). O que às vezes é esquecido, no entanto, é que os FETs de potência CSP eGaN® e os circuitos integrados têm excelente desempenho térmico quando montados em impressoras padrão o circuito (PCBs) com métodos simples para conectar dissipadores de calor.

Por exemplo, um CSP GaN FET com uma pegada de 4 mm2 em um padrão de 4 camadas PCB pode atingir valores de resistência térmica da junção ao dissipador de calor de menos de 4 K / W com montagem de baixo custo e materiais e técnicas de dissipador de calor. Análise, simulação e verificação experimental são fornecidas neste artigo. Além disso, caminhos para melhorias térmicas adicionais são discutidos.

Como exemplo, considere o caso de um buck de montagem em superfície conversor retificador síncrono, onde a perda dominante é a perda de condução. Um CSP eGaN FET, o EPC2059, ocupa 3.92 mm2 de área de PCB para um FET de 170 V, 9 mΩ, enquanto um Si MOSFET ocupa quase oito vezes a área da placa PCB em 30.9 mm2.

Se a área da pegada fosse o fator dominante na determinação do aumento de temperatura, quanto maior o Si mosfet teria um aumento de temperatura de cerca de 23% daquele de um GaN para uma determinada corrente, embora o eGaN FET tenha uma resistência de ligação muito menor (RDS (on)). Na prática, entretanto, o desempenho térmico dos FETs CSP eGaN parece estar no mesmo nível ou melhor que os MOSFETs de Si maiores. Este resultado aparentemente contra-intuitivo e as razões para o mesmo não são óbvios, pelo que é necessária uma investigação aprofundada.

Várias publicações demonstram que os FETs eGaN em escala de chip têm excelente desempenho térmico absoluto, apesar de sua área muito menor em comparação com RDS (on) equivalente mosfet, e que existem métodos práticos de montagem de dissipador de calor [2, 3], conforme ilustrado na Figura 1, que mostra um método simples para anexar um dissipador de calor a CSP eGaN FETs. Infelizmente, a maioria das publicações fornece poucos detalhes sobre o fluxo de calor e os modelos térmicos, quando presentes. Os artigos são simplistas e têm pouca justificativa rigorosa.

Uma vez que a temperatura nominal máxima da junção, Tj, max, é frequentemente o principal fator limitante em projetos, é crucial para os projetistas de sistemas de energia entender como e por que um alto desempenho térmico pode ser alcançado. Essa compreensão fornece confiança no design; assim, encurtando os ciclos de projeto, reduzindo a quantidade e a gravidade dos testes necessários, aumentando a confiabilidade e reduzindo o custo geral.

Em muitos projetos usando semicondutores de potência de montagem em superfície, o PCB e o Transistor-a-dissipador de calor forma o primeiro gargalo para o fluxo de calor [4]. Nos casos em que um dissipador de calor é usado, o papel do PCB na dissipação de calor é frequentemente negligenciado, mas é, de fato, um caminho significativo para o fluxo de calor. A contribuição do PCB para extrair calor é significativa mesmo para CSP eGaN FETs muito pequenos, onde, em projetos práticos, esses FETs podem alcançar desempenho térmico da junção para o ambiente igual ou até melhor do que MOSFETs de Si muito maiores.

Quando combinado com o desempenho elétrico superior dos FETs eGaN, o tamanho pode ser reduzido, os níveis de energia aumentados e as temperaturas operacionais diminuídas. Isso pode ser mostrado usando simulações detalhadas de elementos finitos 3D de layouts de PCB típicos em conjunto com a verificação experimental.

Para aplicações de alta potência, ou aquelas que operam em ambientes com alta temperatura ambiente, dissipadores de calor são usados ​​para transferir a energia térmica para o ambiente. Uma abordagem típica de gerenciamento térmico para um CSP eGaN FET envolve a aplicação de um material de interface térmica eletricamente isolante (TIM) na superfície superior do FET montado e a fixação mecânica de um dissipador de calor sobre ele. Nesta configuração, os espaçadores são frequentemente usados ​​para garantir que o dissipador de calor tenha distância suficiente da superfície superior do FET à superfície frontal do dissipador de calor, a fim de atender aos requisitos de afastamento de tensão e absorver variações mecânicas, como mostrado na Figura 1.

A Figura 2 mostra os vários caminhos de fluxo de calor para o conjunto térmico descrito anteriormente. Intuitivamente, parece que o fluxo de calor do topo e dos lados do FET em escala de chip domina devido ao caminho curto através do TIM, enquanto, na verdade, o fluxo de calor seguindo o caminho do dissipador de calor PCBTIM também é um grande contribuinte para o calor remoção.

Devido à ligação metálica da solda, o FET tem uma excelente conexão térmica com o cobre na placa de circuito impresso. O PCB efetivamente espalha o calor, uma vez que a condutividade térmica do cobre é aproximadamente duas ordens de magnitude maior do que o TIM. Embora o calor do PCB para o dissipador de calor deva fluir através de uma espessura TIM 2-5 vezes maior do que o caminho do FET para o dissipador de calor, a seção transversal efetiva do TIM neste caminho pode ser maior do que 10 vezes a área de superfície exposta do FET, pois sua área é proporcional ao quadrado do raio do cilindro formado pela aplicação do material de interface térmica. Portanto, a contribuição do caminho térmico da PCB para o dissipador de calor deve ser levada em consideração ao analisar esta abordagem de gerenciamento térmico.

A análise acima pode ser realizada usando ferramentas do método de elementos finitos 3D (FEM). Um PCB de meia ponte para eGaN FETs constitui o caso de referência. Este PCB tem um layout otimizado para melhor desempenho elétrico [5] e usa construção de 4 camadas de folha de cobre de 70 mm, dielétrico FR408 e tem uma espessura total de 1.6 mm (62 mils). Um volume de massa termicamente condutiva é colocado nos FETs montados e nas vizinhanças imediatas, conforme mostrado na Figura 3. Um dissipador de calor é colocado sobre os FETs com uma lacuna entre o lado superior do FET e a superfície de frente do dissipador. A placa possui vertentes de cobre com lacunas de isolamento e um subconjunto de vias que seriam utilizadas em um projeto típico. Um ponto chave é que o melhor desempenho elétrico leva o projetista a colocar o máximo de cobre nas imediações do FET, o que também beneficia o desempenho térmico.

Tabela I: Materiais de interface térmica (TIM) usados ​​em experimentos relatados neste artigo

Resultados Experimentais Uma série de experimentos físicos foi conduzida para verificar essas simulações e para entender melhor os efeitos práticos no FET, como a impedância de contato térmico. Boa concordância entre os resultados empíricos e as simulações foi obtida, o que apoiou a confiança nas simulações.

Uma análise de custo foi feita com o material mais caro de 10 W / m / K (TGPP10-50G). Um cilindro de 10 mm de diâmetro de material envolvendo o FET tem um volume de aproximadamente 70 ml. Para taxas de produção moderadas, o custo por FET TIM é inferior a US $ 0.01.

Resumo

FETs eGaN em pequena escala de chip têm excelente desempenho térmico quando montados em uma PCB projetada para melhor desempenho elétrico. Esse desempenho é obtido com soluções térmicas simples, fabricáveis ​​e econômicas.