Socionext melesenkan eFPGA Flex Logix untuk platform stesen pangkalan 5G

Socionext telah memeterai perjanjian pelesenan dengan Flex Logix Technologies untuk menggunakan EFLX 4K eFPGA dalam ASIC 7nm yang sedang dibangunkan untuk platform 5G syarikat komunikasi utama.

Menurut Socionext, dengan memanfaatkan eFPGA itu dapat memberikan ASIC yang dapat diprogram ulang yang dapat dikonfigurasi ulang setelah tape-out untuk menyesuaikan diri dengan keperluan baru dan mengubah standard dan protokol yang diperlukan.

Dengan mengintegrasikan FPGA, Socionext mengatakan bahawa ia akan dapat meningkatkan prestasi dan mengurangkan kuasa dengan menghilangkan satu cip di stesen pangkalan. Ini juga memberikan faedah pemperibadian kepada syarikat penerbangan yang tidak perlu lagi berkongsi perisian proprietari mereka dengan penyedia ASIC untuk menambahkannya ke FPGA.

"Walaupun stesen pangkalan tanpa wayar selalu menggunakan FPGA untuk memberikan personalisasi dan peningkatan kemampuan pembawa, tuntutan 5G memerlukan prestasi yang lebih tinggi sambil mengurangkan kuasa dan kos sistem," jelas Yutaka Hayashi, VP Pusat Data dan Unit Perniagaan Rangkaian Socionext. "Ini dapat dicapai dengan menggunakan penyelesaian ASIC dan dengan memanfaatkan eFPGA Flex Logix dalam rancangan itu. Sekarang ASIC dapat dikonfigurasi semula, ia membolehkan pelanggan tanpa wayar kami menyampaikan platform 5G yang fleksibel yang dapat menyokong keperluan khusus pembawa hari ini dan masa depan. "

"Dengan keperluan yang berterusan untuk lebih banyak prestasi melalui percepatan perkakasan dan menurunkan daya dan biaya sistem, kami melihat semakin meningkatnya kebutuhan untuk mengkonfigurasi ulang RTL dalam ASIC untuk menyokong penyesuaian dan percepatan khusus pengguna akhir," tambah Geoff Tate, CEO Flex Logix. "Stesen asas tanpa wayar khususnya sangat sesuai untuk memanfaatkan fleksibiliti ini."

EFLX adalah seni bina digital untuk pengembangan FPGA tertanam untuk penyatuan ke dalam SoC, ASIC dan MCU dengan pelbagai saiz. Inti IP Logik EFLX4K mempunyai 4K-4-input-setara-LUT, 632 input dan 632 output dan merupakan eFPGA lengkap. Inti IP EFLX4K DSP menggantikan kira-kira ¼ LUT dengan 40 penumpuk-pengumpul untuk aplikasi DSP dan kecerdasan buatan (AI). Dua inti EFLX4K dapat digabungkan bersama-sama untuk membuat tatasusunan yang lebih besar untuk menyokong aplikasi yang memerlukan lebih banyak LUT seperti yang diperlukan, lebih dari 250,000 LUT dengan campuran inti Logik dan DSP.

Susunan EFLX diprogramkan menggunakan Verilog atau VHDL; dan EFLX Compiler mengambil output dari alat sintesis seperti Synopsys Synplify dan melakukan pembungkusan, penempatan, penghalaan, pemasaan dan penjanaan bitstream. Aliran bit, ketika dimuat ke dalam array, memprogramnya untuk menjalankan RTL yang diinginkan.