Socionext ออกใบอนุญาต eFPGA ของ Flex Logix สำหรับแพลตฟอร์มสถานีฐาน 5G

Socionext ได้ลงนามในข้อตกลงใบอนุญาตกับ Flex Logix Technologies เพื่อใช้ EFLX 4K eFPGA ใน 7nm ASIC ซึ่งได้รับการพัฒนาสำหรับแพลตฟอร์ม 5G ของบริษัทสื่อสารรายใหญ่

ตาม Socionext โดยใช้ประโยชน์จาก eFPGA มันสามารถส่งมอบ ASIC ที่สามารถตั้งโปรแกรมใหม่ได้ ซึ่งสามารถกำหนดค่าใหม่ได้หลังจากเทปออกเพื่อปรับให้เข้ากับข้อกำหนดใหม่และการเปลี่ยนแปลงมาตรฐานและโปรโตคอลตามความจำเป็น

โดยบูรณาการ FPGASocionext กล่าวว่าจะสามารถปรับปรุงประสิทธิภาพและลดพลังงานได้โดยการกำจัดชิปตัวเดียวในสถานีฐาน สิ่งนี้ยังมอบผลประโยชน์ส่วนบุคคลให้กับผู้ให้บริการที่ไม่ต้องการแชร์ซอฟต์แวร์ที่เป็นกรรมสิทธิ์ของตนกับผู้ให้บริการ ASIC อีกต่อไป เพื่อที่จะเพิ่มซอฟต์แวร์นั้นลงใน FPGA

“ในขณะที่สถานีฐานไร้สายมักจะใช้ FPGA เพื่อมอบการปรับแต่งและอัปเกรดผู้ให้บริการให้เป็นส่วนตัว ความต้องการของ 5G นั้นต้องการประสิทธิภาพที่สูงขึ้นในขณะที่ลดพลังงานและค่าใช้จ่ายของระบบ” Yutaka Hayashi รองประธานฝ่ายศูนย์ข้อมูลและหน่วยธุรกิจเครือข่ายของ Socionext อธิบาย “สิ่งนี้สามารถทำได้โดยใช้โซลูชัน ASIC และใช้ประโยชน์จาก eFPGA ของ Flex Logix ในการออกแบบนั้น ขณะนี้ ASIC สามารถกำหนดค่าใหม่ได้ ช่วยให้ลูกค้าระบบไร้สายของเราสามารถส่งมอบแพลตฟอร์ม 5G ที่ยืดหยุ่นซึ่งสามารถรองรับข้อกำหนดเฉพาะของผู้ให้บริการในปัจจุบันและในอนาคต”

Geoff Tate ซีอีโอของ Flex Logix กล่าวว่า "ด้วยความต้องการประสิทธิภาพที่เพิ่มขึ้นอย่างต่อเนื่องผ่านการเร่งฮาร์ดแวร์และลดพลังงานและค่าใช้จ่ายของระบบ เราเห็นความต้องการการกำหนดค่า RTL ใหม่ภายใน ASICs เพื่อรองรับการปรับแต่งและการเร่งความเร็วเฉพาะสำหรับผู้ใช้ ”โดยเฉพาะสถานีฐานไร้สายนั้นเหมาะสมอย่างยิ่งที่จะใช้ประโยชน์จากความยืดหยุ่นนี้”

EFLX เป็นสถาปัตยกรรมดิจิทัลสำหรับการพัฒนา FPGA แบบฝังเพื่อรวมเข้ากับ SoC, ASIC และ MCU ที่มีขนาดหลากหลาย EFLX4K Logic IP core มี 4K 4-input-equivalent-LUTs, 632 inputs และ 632 outputs และเป็น eFPGA ที่สมบูรณ์ EFLX4K DSP IP core แทนที่ ¼ ของ LUTs ด้วยตัวสะสมตัวคูณ 40 ตัวสำหรับแอปพลิเคชัน DSP และปัญญาประดิษฐ์ (AI) แกน EFLX4K สองคอร์สามารถต่อเข้าด้วยกันเพื่อสร้างอาร์เรย์ที่ใหญ่ขึ้นเพื่อรองรับแอปพลิเคชันที่ต้องการ LUT เพิ่มเติมตามต้องการ ดีกว่า 250,000 LUT ที่ผสมผสานระหว่างแกน Logic และ DSP

อาร์เรย์ EFLX ถูกตั้งโปรแกรมโดยใช้ Verilog หรือ VHDL; และคอมไพเลอร์ EFLX ใช้เอาต์พุตของเครื่องมือสังเคราะห์ เช่น Synopsys Synplify และทำการบรรจุ การจัดวาง การกำหนดเส้นทาง เวลา และการสร้างบิตสตรีม บิตสตรีมเมื่อโหลดลงในอาร์เรย์ จะตั้งโปรแกรมให้รัน RTL ที่ต้องการ