חברת Socionext נותנת רישיון ל- eFPGA של Flex Logix לפלטפורמת תחנת בסיס 5G

עדכון: 22 ביוני 2021

חברת Socionext נותנת רישיון ל- eFPGA של Flex Logix לפלטפורמת תחנת בסיס 5G

חברת Socionext נותנת רישיון ל- eFPGA של Flex Logix לפלטפורמת תחנת בסיס 5G

Socionext חתמה על הסכם רישוי עם Flex Logix Technologies לשימוש ב-EFLX 4K eFPGA שלה ב-ASIC 7nm המפותח עבור פלטפורמת 5G של חברת תקשורת גדולה.

על פי Socionext, על ידי מינוף ה- eFPGA הוא יכול לספק ASIC מתכנת מחדש שניתן להגדיר מחדש לאחר הקלטת הסרט כדי להתאים אותו לדרישות חדשות ולשנות סטנדרטים ופרוטוקולים לפי הצורך.

על ידי שילוב FPGA, חברת Socionext אמרה כי היא תוכל לשפר את הביצועים ולהפחית את הכוח על ידי ביטול שבב אחד בתחנת הבסיס. זה גם מספק הטבות התאמה אישית לספקים שכבר לא צריכים לחלוק את התוכנה הקניינית שלהם עם ספק ה- ASIC כדי להוסיף אותה ל- FPGA.

"בעוד שתחנות בסיס אלחוטיות השתמשו תמיד ב- FPGA בכדי לספק התאמה אישית ושדרוג של ספקים, הדרישות של 5G דורשות ביצועים גבוהים יותר תוך הפחתת עוצמת המערכת ועלותה", הסביר יוטאקה הייאשי, סמנכ"ל מרכז הנתונים של Socionext והיחידה העסקית ברשת. "ניתן להשיג זאת באמצעות פתרון ASIC ועל ידי מינוף ה- eFPGA של Flex Logix בתכנון זה. כעת, כאשר ה- ASIC הופך לתצורה מחדש, הוא מאפשר ללקוחות האלחוטי שלנו לספק פלטפורמת 5G גמישה שתוכל לתמוך בדרישות הספציפיות של הספק כיום ובעתיד. "

"עם צורך מתמשך בביצועים רבים יותר באמצעות האצת חומרה והורדת כוח המערכת ועלותה, אנו רואים צורך הולך וגובר בהגדרת תצורה מחדש של RTL בתוך ASIC לתמיכה בהתאמה אישית והאצה ספציפיים של משתמשי הקצה", הוסיף ג'וף טייט, מנכ"ל Flex Logix. "תחנות בסיס אלחוטיות במיוחד מתאימות לחלוטין לנצל את הגמישות הזו."

EFLX היא ארכיטקטורה דיגיטלית לפיתוח FPGA משובצים לשילוב ב- SoC, ASIC ו- MCU במגוון רחב של גדלים. ליבת ה- IP של לוגיקה EFLX4K כוללת 4K 4 כניסות מקבילות-LUT, 632 כניסות ו -632 יציאות והיא eFPGA שלם. ליבת ה- IP של EFLX4K DSP מחליפה כ- ¼ מתוך ה- LUT עם 40 צוברים מכפילים ליישומי DSP ובינה מלאכותית (AI). את שתי ליבות EFLX4K ניתן לרצף יחד כדי ליצור מערכים גדולים יותר לתמיכה ביישומים הזקוקים ליותר LUT כנדרש, הרבה יותר מ -250,000 LUT עם כל שילוב של ליבות לוגיקה ו- DSP.

מערכי EFLX מתוכנתים באמצעות Verilog או VHDL; ומהדר EFLX לוקח את הפלט של כלי סינתזה כגון Synopsys Synplify ועושה אריזה, מיקום, ניתוב, תזמון וייצור זרם סיביות. זרם הסיביות, כאשר הוא נטען במערך, מתכנת אותו לבצע את ה- RTL הרצוי.