Socionext cấp phép eFPGA của Flex Logix cho nền tảng trạm gốc 5G

Socionext đã ký một thỏa thuận cấp phép với Flex Logix Technologies để sử dụng EFLX 4K eFPGA trong ASIC 7nm đang được phát triển cho nền tảng 5G của một công ty truyền thông lớn.

Theo Socionext, bằng cách tận dụng eFPGA, nó có thể cung cấp một ASIC có thể lập trình lại có thể được cấu hình lại sau khi cắt ra để thích ứng với các yêu cầu mới cũng như thay đổi các tiêu chuẩn và giao thức khi cần thiết.

Bằng cách tích hợp FPGASocionext nói rằng họ sẽ có thể cải thiện hiệu suất và giảm điện năng bằng cách loại bỏ một con chip trong trạm gốc. Điều này cũng mang lại lợi ích cá nhân hóa cho các nhà cung cấp dịch vụ không còn cần chia sẻ phần mềm độc quyền của họ với nhà cung cấp ASIC để thêm phần mềm đó vào FPGA.

“Trong khi các trạm gốc không dây luôn sử dụng FPGA để cung cấp khả năng cá nhân hóa và nâng cấp của nhà mạng, nhu cầu của 5G đòi hỏi hiệu suất cao hơn đồng thời giảm chi phí và công suất hệ thống”, Yutaka Hayashi, Phó Chủ tịch Trung tâm Dữ liệu và Bộ phận Kinh doanh Mạng của Socionext giải thích. “Điều này có thể đạt được bằng cách sử dụng giải pháp ASIC và bằng cách tận dụng eFPGA của Flex Logix trong thiết kế đó. Giờ đây, ASIC có thể cấu hình lại, nó cho phép khách hàng không dây của chúng tôi cung cấp nền tảng 5G linh hoạt có thể hỗ trợ các yêu cầu cụ thể của nhà cung cấp dịch vụ hiện nay và trong tương lai. ”

Geoff Tate, Giám đốc điều hành của Flex Logix cho biết thêm: “Với nhu cầu tiếp tục tăng hiệu suất thông qua tăng tốc phần cứng, giảm sức mạnh và chi phí hệ thống, chúng tôi nhận thấy nhu cầu ngày càng tăng về khả năng tái cấu hình RTL trong ASIC để hỗ trợ tùy chỉnh và tăng tốc dành riêng cho người dùng cuối. "Các trạm gốc không dây nói riêng là hoàn toàn phù hợp để tận dụng sự linh hoạt này."

EFLX là một kiến ​​trúc kỹ thuật số để phát triển các FPGA nhúng để tích hợp vào các SoC, ASIC và MCU với nhiều kích cỡ khác nhau. Lõi EFLX4K Logic IP có 4K 4 đầu vào-tương đương-LUT, 632 đầu vào và 632 đầu ra và là một eFPGA hoàn chỉnh. Lõi IP EFLX4K DSP thay thế khoảng ¼ LUT bằng 40 bộ tích lũy nhân cho các ứng dụng DSP và trí tuệ nhân tạo (AI). Hai lõi EFLX4K có thể được xếp cùng nhau để tạo thành các mảng lớn hơn để hỗ trợ các ứng dụng cần nhiều LUT hơn theo yêu cầu, hơn 250,000 LUT với bất kỳ sự kết hợp nào giữa các lõi Logic và DSP.

Mảng EFLX được lập trình bằng Verilog hoặc VHDL; và Trình biên dịch EFLX lấy đầu ra của một công cụ tổng hợp như Synopsys Synplify và thực hiện đóng gói, sắp xếp, định tuyến, định thời và tạo dòng bit. Dòng bit, khi được tải vào mảng, lập trình nó để thực thi RTL mong muốn.