Socionext concede in licenza l'eFPGA di Flex Logix per la piattaforma della stazione base 5G

Socionext ha stipulato un accordo di licenza con Flex Logix Technologies per utilizzare il suo eFPGA EFLX 4K in un ASIC a 7 nm in fase di sviluppo per la piattaforma 5G di un'importante società di comunicazioni.

Secondo Socionext, sfruttando l'eFPGA è possibile fornire un ASIC riprogrammabile che può essere riconfigurato dopo il tape-out per adattarsi ai nuovi requisiti e modificare standard e protocolli secondo necessità.

Integrando FPGA, Socionext ha affermato che sarà in grado di migliorare le prestazioni e ridurre la potenza eliminando un chip nella stazione base. Ciò offre anche vantaggi di personalizzazione ai vettori che non hanno più bisogno di condividere il loro software proprietario con il provider ASIC per poterlo aggiungere all'FPGA.

"Mentre le stazioni base wireless hanno sempre utilizzato gli FPGA per fornire la personalizzazione e l'aggiornabilità del vettore, le esigenze del 5G richiedono prestazioni più elevate riducendo al contempo la potenza e i costi del sistema", ha spiegato Yutaka Hayashi, VP del Data Center e Networking Business Unit di Socionext. “Ciò può essere ottenuto utilizzando una soluzione ASIC e sfruttando l'eFPGA di Flex Logix in quel progetto. Ora che l'ASIC diventa riconfigurabile, consente ai nostri clienti wireless di fornire una piattaforma 5G flessibile in grado di supportare i requisiti specifici dell'operatore telefonico oggi e in futuro".

"Con la continua necessità di maggiori prestazioni attraverso l'accelerazione hardware e la riduzione della potenza e dei costi del sistema, stiamo assistendo a una crescente necessità di riconfigurabilità RTL all'interno degli ASIC per supportare la personalizzazione e l'accelerazione specifiche dell'utente finale", ha aggiunto Geoff Tate, CEO di Flex Logix. "In particolare, le stazioni base wireless sono perfettamente adatte a sfruttare questa flessibilità".

EFLX è un'architettura digitale per lo sviluppo di FPGA embedded per l'integrazione in SoC, ASIC e MCU di un'ampia gamma di dimensioni. Il core EFLX4K Logic IP ha 4K 4 ingressi equivalenti LUT, 632 ingressi e 632 uscite ed è un eFPGA completo. Il core IP DSP EFLX4K sostituisce circa ¼ delle LUT con 40 accumulatori-moltiplicatori per applicazioni DSP e di intelligenza artificiale (AI). I due core EFLX4K possono essere affiancati per creare array più grandi per supportare applicazioni che richiedono più LUT necessarie, ben oltre 250,000 LUT con qualsiasi combinazione di core logici e DSP.

Gli array EFLX sono programmati utilizzando Verilog o VHDL; e il compilatore EFLX prende l'output di uno strumento di sintesi come Synopsys Synplify e fa il confezionamento, il posizionamento, l'instradamento, la temporizzazione e la generazione di flussi di bit. Il bitstream, una volta caricato nell'array, lo programma per eseguire l'RTL desiderato.