تقوم شركة Socionext بترخيص eFPGA من Flex Logix لمنصة محطة أساسية 5G

أبرمت Socionext اتفاقية ترخيص مع Flex Logix Technologies لاستخدام EFLX 4K eFPGA في ASIC 7nm التي يتم تطويرها لمنصة 5G لشركة اتصالات كبرى.

وفقًا لـ Socionext ، من خلال الاستفادة من eFPGA ، يمكنها تقديم ASIC قابل لإعادة البرمجة يمكن إعادة تكوينه بعد إخراج الشريط للتكيف مع المتطلبات الجديدة وتغيير المعايير والبروتوكولات حسب الحاجة.

من خلال دمج FPGA، قالت Socionext أنها ستكون قادرة على تحسين الأداء وتقليل الطاقة من خلال التخلص من شريحة واحدة في المحطة الأساسية. يوفر هذا أيضًا مزايا التخصيص لشركات النقل التي لم تعد بحاجة إلى مشاركة برامجها الاحتكارية مع موفر ASIC من أجل إضافتها إلى FPGA.

أوضح يوتاكا هاياشي ، نائب رئيس مركز البيانات ووحدة أعمال الشبكات في Socionext: "في حين أن المحطات الأساسية اللاسلكية تستخدم دائمًا FPGAs لتوفير التخصيص والترقية للناقل ، فإن متطلبات الجيل الخامس تتطلب أداءً أعلى مع تقليل طاقة النظام وتكلفته". ويمكن تحقيق ذلك باستخدام حل ASIC والاستفادة من eFPGA من Flex Logix في هذا التصميم. الآن وبعد أن أصبح ASIC قابلًا لإعادة التشكيل ، فإنه يتيح لعملائنا اللاسلكيين تقديم منصة 5G مرنة يمكنها دعم المتطلبات الخاصة بشركة الاتصالات اليوم وفي المستقبل ".

وأضاف جيف تيت ، الرئيس التنفيذي لشركة Flex Logix: "مع استمرار الحاجة إلى مزيد من الأداء من خلال تسريع الأجهزة وخفض طاقة النظام وتكلفته ، نرى حاجة متزايدة لإعادة تكوين RTL داخل ASICs لدعم التخصيص والتسريع الخاص بالمستخدم النهائي". "المحطات الأساسية اللاسلكية على وجه الخصوص مناسبة تمامًا للاستفادة من هذه المرونة."

EFLX هي بنية رقمية لتطوير FPGAs المدمجة للدمج في SoCs و ASICs و MCUs من مجموعة واسعة من الأحجام. يحتوي نواة EFLX4K Logic IP على جداول طرفية معادلة 4 4K و 632 مدخلًا و 632 مخرجًا وهي eFPGA كاملة. يستبدل جوهر EFLX4K DSP IP حوالي من جداول البحث مع 40 مجمع مضاعف لتطبيقات DSP والذكاء الاصطناعي (AI). يمكن تجميع نواتين EFLX4K معًا لإنشاء مصفوفات أكبر لدعم التطبيقات التي تحتاج إلى المزيد من جداول البحث المحلية حسب الحاجة ، وأكثر من 250,000 طرفية طرفية مع أي مزيج من نوى المنطق ومعالج الإشارة الرقمية.

مصفوفات EFLX مبرمجة باستخدام Verilog أو VHDL ؛ ويقوم مترجم EFLX بأخذ إخراج أداة التجميع مثل Synopsys Synplify ويقوم بالتعبئة والتنسيب والتوجيه والتوقيت وتوليد تدفق البتات. عند تحميل دفق البت في المصفوفة ، فإنه يبرمجها لتنفيذ RTL المطلوب.