يكشف الإيقاع عن IP منخفض الطاقة لمواصفات PCI Express 5.0 في عملية TSMC N5

توفر شركة Cadence Design Systems عنوان IP يدعم مواصفات PCI Express (PCIe) 5.0 في عملية TSMC N5 التكنلوجيا، ومن المتوقع أن يتم تسجيله في أوائل عام 2022

يتكون IP من PHY ، وحدة تحكم مصاحبة و IP للتحقق (VIP) تستهدف تصاميم SoC للحوسبة فائقة النطاق ذات النطاق الترددي العالي وتطبيقات الشبكات والتخزين التي تساعد العملاء على تصميم SoCs ذات كفاءة عالية في استهلاك الطاقة مع تسريع وقت الوصول إلى السوق.

يوفر Cadence IP تنفيذًا عالي الكفاءة في استهلاك الطاقة للمعيار ، مع العديد من التقييمات من العملاء البارزين التي تشير إلى أنه يوفر أفضل طاقة في الصناعة بأقصى معدل نقل بيانات يبلغ 32 جيجا بايت / ثانية وأسوأ حالة فقدان إدخال.

بالاستفادة من عرض السيليكون N7 / N6 الحالي من Cadence ، يوفر تصميم N5 حلاً مُحسَّنًا للطاقة بسرعة 512 جيجا بايت / ثانية (جيجا نقلات في الثانية) عبر مجموعة كاملة من ظروف التشغيل مع مسار ساعة واحد.

بالاقتران مع بروتوكول IP للتحكم بزمن وصول منخفض من Cadence للوصلة السريعة (CXL) ، يتيح Cadence PHY IP فئة جديدة من التطبيقات للوصلات البينية المترابطة لذاكرة التخزين المؤقت للمعالجات ومسرعات أحمال العمل وموسعات الذاكرة ، فضلاً عن دعم مجموعة واسعة من بروتوكولات إيثرنت. يوفر هذا حالات استخدام مرنة للأنظمة التي تحتاج إلى الاستفادة من نفس IP لفئة الشبكات من التطبيقات.

"على نحو متزايد ، لا يطالب عملاؤنا ببروتوكول IP فقط ، بل يطالبون بحلول شاملة توفر ميزة عن طريق تقصير الجدول الزمني للتطوير وتسريع نشر المنتج النهائي. قال سانجيف أغاروالا ، نائب رئيس الشركة والمدير العام لمجموعة IP في ، إن إضافة حل PCIe 5.0 منخفض الطاقة للغاية إلى محفظتنا من IP عالي الأداء على تقنيات TSMC N7 / N6 و N5 و N3 يلبي هذه الحاجة. إيقاع. "يضمن تعاوننا الوثيق مع TSMC أنه يمكننا الاستمرار في تطوير IP متقدم على عمليات TSMC الأكثر تقدمًا."

قال آل يانيس ، رئيس مجلس إدارة PCI-SIG: "بصفته عضوًا طويل الأمد في PCI-SIG ، فقد لعب Cadence دورًا في الترويج لاعتماد تكنولوجيا PCIe". "من خلال استثمارها المستمر وابتكارها في PCIe IP ، تعد Cadence واحدة من الشركات الأعضاء التي تمكّن أحدث المعايير لتكون متاحة للنشر على نطاق واسع."