يمكن دمج مسرع الشبكة العصبية Zebra مع وحدات المعالجة المركزية ARM ووحدات معالجة الرسومات ووحدات فك ترميز الفيديو على أنظمة Xilinx متعددة المعالجات على الرقائق (MPSoCs) لتقديم معالجة معقدة.
حمار الوحش FPGA يستخدم IP جزءًا فقط من FPGA ، مما يوفر كثافة عالية من العمليات الحسابية ، ويمكّن المصممين من دمج وظائفهم والاستخدام الكامل لوحدات المعالجة المركزية / وحدات معالجة الرسومات ARM.
يعتمد Zebra FPGA IP على النواة التكنلوجيا من برنامج Zebra الرائد في Mipsology. فهو يأخذ نماذج TensorFlow أو PyTorch أو ONNX CNN ويقوم بتعيينها على النظام المستهدف.
نظرًا لأن Zebra يمكنه معالجة العديد من أنواع الشبكات العصبية ، يمكن أن يستمر التطبيق في التطور دون الحاجة إلى إعادة برمجة FPGA على مستوى منخفض.
تساعد Zebra IP الشركاء في تسريع تطوير الحلول القائمة على الشبكة العصبية لسوق الحوسبة المدمجة.
يوفر الجمع بين Zebra FPGA IP والقدرة على برمجة FPGAs على مستوى الأجهزة منصة مرنة للأنظمة القائمة على التعلم الآلي على الحافة.
يمكن لـ Zebra FPGA IP تشغيل الأنظمة الذكية التي تستخدم الكاميرات لجمع المعلومات. عند إقرانه بأجهزة فك تشفير الفيديو ووحدات المعالجة المركزية ARM على FPGA ، يمكن لـ Zebra FPGA IP إجراء معالجة معقدة دون التسبب في زمن انتقال.
يناسب منتج FPGA الكاميرات وأجهزة فك التشفير والأنظمة المحمولة والصناديق المثبتة في الشوارع وجميع التنسيقات المدمجة الأخرى.
لمعرفة المزيد حول Zebra IP ، اتصل zebra@mipsology.com.