Cadence presenta IP de bajo consumo para la especificación PCI Express 5.0 en el proceso TSMC N5

Cadence Design Systems pone a disposición IP compatible con la especificación PCI Express (PCIe) 5.0 en el proceso TSMC N5 la tecnología, que se espera que se grabe a principios de 2022.

La IP consta de un PHY, un controlador complementario y una IP de verificación (VIP) dirigida a los diseños de SoC para aplicaciones de almacenamiento, redes y computación de hiperescala de muy alto ancho de banda que ayudan a los clientes a diseñar SoC de alta eficiencia energética con un tiempo de comercialización acelerado.

Cadence IP ofrece una implementación del estándar de alta eficiencia energética, con varias evaluaciones de clientes líderes que indican que proporciona la mejor potencia de su clase en la industria a la velocidad máxima de transferencia de datos de 32GT / sy la pérdida de inserción en el peor de los casos.

Aprovechando la oferta validada de silicio N7 / N6 existente de Cadence, el diseño N5 proporciona una solución completa de 512GT / s (gigatransferencias por segundo) de energía optimizada en toda la gama de condiciones operativas con un solo carril de reloj.

Junto con el controlador IP de baja latencia de Cadence para Compute Express Link (CXL), Cadence PHY IP habilita una nueva clase de aplicaciones para interconexiones coherentes en caché para procesadores, aceleradores de carga de trabajo y expansores de memoria, así como soporte para una amplia gama de Protocolos Ethernet. Esto proporciona casos de uso flexibles para sistemas que necesitan aprovechar la misma IP para la clase de aplicaciones de red.

“Nuestros clientes exigen cada vez más no solo IP puntual, sino soluciones totales que brindan una ventaja al acortar el tiempo de desarrollo y acelerar la implementación del producto final. La incorporación de la solución PCIe 5.0 de potencia ultrabaja a nuestro portafolio de IP de alto rendimiento en las tecnologías TSMC N7 / N6, N5 y N3 satisface esta necesidad ”, dijo Sanjive Agarwala, vicepresidente corporativo y gerente general de IP Group en Cadencia. "Nuestra estrecha colaboración con TSMC garantiza que podamos seguir desarrollando IP avanzada en los procesos más avanzados de TSMC".

“Como miembro de PCI-SIG desde hace mucho tiempo, Cadence ha desempeñado un papel en la promoción de la adopción de la tecnología PCIe”, dijo Al Yanes, presidente y director de PCI-SIG. "Con su continua inversión e innovación en PCIe IP, Cadence es una de las empresas miembro que permite que los últimos estándares estén disponibles para una implementación generalizada"