케이던스, TSMC N5.0 프로세스에서 PCI Express 5 사양을위한 저전력 IP 공개

Cadence Design Systems는 TSMC N5.0 프로세스에서 PCI Express(PCIe) 5 사양을 지원하는 IP를 제공하고 있습니다. technology, 2022년 초에 녹화 예정

IP는 PHY, 컴패니언 컨트롤러 및 초고 대역폭 하이퍼 스케일 컴퓨팅, 네트워킹 및 스토리지 애플리케이션을위한 SoC 설계를 대상으로하는 VIP (Verification IP)로 구성되어있어 고객이 시장 출시 시간을 단축하여 전력 효율성이 매우 높은 SoC를 설계 할 수 있도록 지원합니다.

Cadence IP는 업계 최고 수준의 전력을 32GT / s의 최대 데이터 전송 속도와 최악의 경우 삽입 손실로 제공한다는 주요 고객의 여러 평가를 통해 표준의 전력 효율적인 구현을 제공합니다.

Cadence의 기존 N7 / N6 실리콘 검증 제품을 활용하는 N5 설계는 단일 클록 레인으로 전체 범위의 작동 조건에서 전체 512GT / s (초당 기가 전송) 전력 최적화 솔루션을 제공합니다.

CXL (Compute Express Link) 용 Cadence의 저 지연 컨트롤러 IP와 함께 Cadence PHY IP는 프로세서, 워크로드 가속기 및 메모리 확장기에 대한 캐시 일관된 상호 연결을위한 새로운 종류의 애플리케이션을 지원할뿐만 아니라 광범위한 이더넷 프로토콜. 이는 애플리케이션의 네트워킹 클래스에 동일한 IP를 활용해야하는 시스템에 유연한 사용 사례를 제공합니다.

“점점 더 많은 고객들이 포인트 IP뿐만 아니라 개발 일정을 단축하고 최종 제품 배포를 가속화하여 우위를 제공하는 토탈 솔루션을 요구하고 있습니다. TSMC N5.0 / N7, N6 및 N5 기술의 고성능 IP 포트폴리오에 초 저전력 PCIe 3 솔루션을 추가함으로써 이러한 요구를 충족시킬 수 있습니다.”라고 IP Group의 기업 부사장 겸 총괄 책임자 인 Sanjive Agarwala는 말했습니다. 운율. "TSMC와의 긴밀한 협력을 통해 TSMC의 가장 진보 된 프로세스에서 고급 IP를 계속 개발할 수 있습니다."

PCI-SIG의 사장 겸 회장 인 Al Yanes는“오랜 PCI-SIG 회원 인 Cadence는 PCIe 기술 채택을 촉진하는 역할을 해왔습니다. "PCIe IP에 대한 지속적인 투자와 혁신을 통해 Cadence는 광범위한 배포를 위해 최신 표준을 사용할 수 있도록하는 회원사 중 하나입니다."