Cadence เปิดตัว IP พลังงานต่ำสำหรับ PCI Express 5.0 ในกระบวนการ TSMC N5

อัปเดต: 25 พฤษภาคม 2021

Cadence เปิดตัว IP พลังงานต่ำสำหรับ PCI Express 5.0 ในกระบวนการ TSMC N5

Cadence เปิดตัว IP พลังงานต่ำสำหรับ PCI Express 5.0 ในกระบวนการ TSMC N5

Cadence Design Systems กำลังให้บริการ IP ที่รองรับข้อกำหนด PCI Express (PCIe) 5.0 ในกระบวนการ TSMC N5 เทคโนโลยีคาดว่าจะถูกบันทึกเทปออกในต้นปี 2022

IP ประกอบด้วย PHY ตัวควบคุมที่ใช้ร่วมกันและ Verification IP (VIP) ซึ่งกำหนดเป้าหมายที่การออกแบบ SoC สำหรับแอปพลิเคชันการประมวลผลไฮเปอร์สเกลแบนด์วิธที่มีแบนด์วิธสูงมากช่วยให้ลูกค้าสามารถออกแบบ SoC ที่ประหยัดพลังงานอย่างมากพร้อมกับเวลาในการวางตลาด

Cadence IP นำเสนอการใช้งานมาตรฐานที่มีประสิทธิภาพด้านพลังงานสูงโดยมีการประเมินหลายประการจากลูกค้าชั้นนำที่ระบุว่าให้พลังงานที่ดีที่สุดในอุตสาหกรรมที่อัตราการถ่ายโอนข้อมูลสูงสุด 32GT / s และการสูญเสียการแทรกในกรณีที่เลวร้ายที่สุด

การใช้ประโยชน์จากข้อเสนอซิลิกอน N7 / N6 ที่มีอยู่ของ Cadence การออกแบบ N5 ให้โซลูชันที่เพิ่มประสิทธิภาพการใช้พลังงาน 512GT / s (การถ่ายโอนกิกะบิตต่อวินาที) เต็มรูปแบบในทุกสภาวะการทำงานด้วยช่องสัญญาณนาฬิกาเดียว

เมื่อใช้ร่วมกับ IP Controller ที่มีความหน่วงต่ำของ Cadence สำหรับ Compute Express Link (CXL) Cadence PHY IP จะเปิดใช้งานแอปพลิเคชันระดับใหม่สำหรับการเชื่อมต่อระหว่างกันของแคชสำหรับโปรเซสเซอร์ตัวเร่งปริมาณงานและตัวขยายหน่วยความจำรวมถึงการสนับสนุนที่หลากหลาย โปรโตคอลอีเธอร์เน็ต สิ่งนี้มอบกรณีการใช้งานที่ยืดหยุ่นสำหรับระบบที่ต้องการใช้ประโยชน์จาก IP เดียวกันสำหรับแอปพลิเคชันระดับเครือข่าย

“ ลูกค้าของเรามีความต้องการมากขึ้นไม่เพียง แต่ IP เฉพาะจุดเท่านั้น แต่ยังรวมถึงโซลูชันทั้งหมดที่มอบความได้เปรียบโดยการลดระยะเวลาการพัฒนาและเร่งการปรับใช้ผลิตภัณฑ์ขั้นสุดท้าย การเพิ่มโซลูชัน PCIe 5.0 ที่ใช้พลังงานต่ำเป็นพิเศษให้กับกลุ่มผลิตภัณฑ์ IP ประสิทธิภาพสูงของเราบนเทคโนโลยี TSMC N7 / N6, N5 และ N3 ตอบสนองความต้องการนี้” Sanjive Agarwala รองประธานองค์กรและผู้จัดการทั่วไปของ IP Group กล่าวที่ จังหวะ. “ การทำงานร่วมกันอย่างใกล้ชิดของเรากับ TSMC ทำให้มั่นใจได้ว่าเราจะสามารถพัฒนา IP ขั้นสูงบนกระบวนการขั้นสูงสุดของ TSMC ได้ต่อไป”

“ ในฐานะสมาชิก PCI-SIG ที่มีมายาวนาน Cadence มีบทบาทในการส่งเสริมการนำเทคโนโลยี PCIe มาใช้” Al Yanes ประธานและประธานของ PCI-SIG กล่าว “ ด้วยการลงทุนและนวัตกรรมอย่างต่อเนื่องใน PCIe IP ทำให้ Cadence เป็นหนึ่งใน บริษัท สมาชิกที่ทำให้มาตรฐานล่าสุดพร้อมใช้งานสำหรับการปรับใช้อย่างแพร่หลาย”