Cadence dévoile la spécification IP basse consommation pour PCI Express 5.0 sur le processus TSMC N5

Cadence Design Systems met à disposition une IP prenant en charge la spécification PCI Express (PCIe) 5.0 sur le processus TSMC N5 sans souci, devrait être enregistré début 2022

L'IP se compose d'un PHY, d'un contrôleur compagnon et d'une IP de vérification (VIP) ciblée sur les conceptions de SoC pour des applications de calcul, de mise en réseau et de stockage à très grande échelle à très haut débit, aidant les clients à concevoir des SoC extrêmement écoénergétiques avec un délai de mise sur le marché accéléré.

Le Cadence IP offre une mise en œuvre hautement économe en énergie de la norme, avec plusieurs évaluations de clients de premier plan indiquant qu'il fournit la meilleure puissance de l'industrie au taux de transfert de données maximal de 32 GT / s et au pire des cas de perte d'insertion.

Tirant parti de l'offre existante validée par le silicium N7 / N6 de Cadence, la conception N5 fournit une solution complète optimisée en puissance de 512 GT / s (gigatransfers par seconde) dans toute la gamme des conditions de fonctionnement avec une seule voie d'horloge.

Associé au contrôleur IP à faible latence de Cadence pour Compute Express Link (CXL), Cadence PHY IP permet une nouvelle classe d'applications pour les interconnexions cohérentes avec le cache pour les processeurs, les accélérateurs de charge de travail et les extensions de mémoire, ainsi que la prise en charge d'une large gamme de Protocoles Ethernet. Cela fournit des cas d'utilisation flexibles pour les systèmes qui doivent exploiter la même adresse IP pour la classe d'applications réseau.

«De plus en plus, nos clients exigent non seulement une adresse IP ponctuelle, mais des solutions complètes qui offrent un avantage en raccourcissant le calendrier de développement et en accélérant le déploiement du produit final. L'ajout de la solution PCIe 5.0 ultra-basse consommation à notre portefeuille d'IP hautes performances sur les technologies TSMC N7 / N6, N5 et N3 répond à ce besoin », a déclaré Sanjive Agarwala, vice-président d'entreprise et directeur général du groupe IP à Cadence. «Notre étroite collaboration avec TSMC nous permet de continuer à développer une propriété intellectuelle avancée sur les processus les plus avancés de TSMC.»

«En tant que membre PCI-SIG de longue date, Cadence a joué un rôle dans la promotion de l'adoption de la technologie PCIe», a déclaré Al Yanes, président et président de PCI-SIG. «Grâce à ses investissements continus et à son innovation dans PCIe IP, Cadence est l’une des sociétés membres permettant aux normes les plus récentes d’être disponibles pour un déploiement à grande échelle.»