Cadence представляет IP с низким энергопотреблением для спецификации PCI Express 5.0 на процессах TSMC N5

Cadence Design Systems предоставляет IP-адрес, поддерживающий спецификацию PCI Express (PCIe) 5.0 для процесса TSMC N5. technology, который, как ожидается, будет снят с производства в начале 2022 года.

IP состоит из PHY, сопутствующего контроллера и верификационного IP (VIP), предназначенного для проектов SoC для гипермасштабируемых вычислений с очень высокой пропускной способностью, сетевых приложений и приложений хранения, помогающих клиентам разрабатывать чрезвычайно энергоэффективные SoC с ускоренным выводом на рынок.

Cadence IP предлагает высокоэффективную реализацию стандарта, и несколько оценок от ведущих клиентов указывают на то, что он обеспечивает лучшую в отрасли мощность при максимальной скорости передачи данных 32 Гбит / с и наихудшем случае вносимых потерь.

Используя существующее предложение Cadence N7 / N6, проверенное кремнием, конструкция N5 обеспечивает решение с полной оптимизацией энергопотребления 512 Гбит / с (гигатрансфер в секунду) во всем диапазоне рабочих условий с одной тактовой полосой.

В сочетании с IP-адресом контроллера Cadence с низкой задержкой для Compute Express Link (CXL), Cadence PHY IP обеспечивает новый класс приложений для согласованных с кешем межсоединений для процессоров, ускорителей рабочей нагрузки и расширителей памяти, а также поддерживает широкий спектр Протоколы Ethernet. Это обеспечивает гибкие варианты использования для систем, которым необходимо использовать один и тот же IP-адрес для сетевого класса приложений.

«Все чаще нашим клиентам требуются не только точечные IP-адреса, но и комплексные решения, обеспечивающие преимущество за счет сокращения сроков разработки и ускорения развертывания конечных продуктов. Добавление решения PCIe 5.0 со сверхнизким энергопотреблением в наш портфель высокопроизводительных IP-технологий на базе технологий TSMC N7 / N6, N5 и N3 удовлетворяет эту потребность », - сказал Санджив Агарвала, корпоративный вице-президент и генеральный менеджер IP Group. Каденция. «Наше тесное сотрудничество с TSMC гарантирует, что мы сможем продолжить разработку передовых IP для самых передовых процессов TSMC».

«Как давний член PCI-SIG, Cadence сыграла определенную роль в продвижении внедрения технологии PCIe», - сказал Аль Янес, президент и председатель PCI-SIG. «Благодаря постоянным инвестициям и инновациям в PCIe IP, Cadence является одной из компаний-членов, обеспечивающих доступность новейших стандартов для широкого развертывания».