La memoria ultrabaja de sureCore permite dispositivos portátiles inteligentes
El mercado de dispositivos electrónicos portátiles y auriculares está creciendo drásticamente y, a medida que se agregan más funciones, la necesidad de inteligencia significa que los diseñadores deben agregar más memoria incorporada al chip, lo que da como resultado una mayor demanda de energía.
De hecho, en el caso de algunos diseños, estas demandas de energía pueden representar el 50% del presupuesto total de energía del dispositivo. Para las aplicaciones alimentadas por baterías con un factor de forma restringido, esto está creando enormes desafíos para que el equipo de diseño cree un producto viable.
En respuesta a esto, sureCore ha desarrollado EverOn, un dispositivo de memoria de consumo ultrabajo.
“Este dispositivo de memoria de energía ultrabaja puede hacer que estos diseños de productos sean factibles, ya que necesitan hasta un 50% menos de energía que las memorias estándar 'disponibles en el mercado'”, explicó Paul Wells, director ejecutivo de sureCore, un especialista en memorias integradas. “Los diseñadores reconocen ahora la penalización de energía por funciones adicionales como una limitación real para los dispositivos de próxima generación y, como resultado, estamos firmando múltiples acuerdos de licencia para relojes inteligentes, rastreadores de actividad física y auriculares. Nuestra SRAM IP está probada en silicio en procesos de 'fundición líder' que permiten a los clientes minimizar los aumentos de demanda de energía y ganar tiempo de comercialización rápidamente ”.
Con low voltaje las metodologías de diseño se están volviendo más frecuentes como una ruta para reducir la potencia operativa, esto se logra mediante la reducción dinámica de los voltajes operativos de acuerdo con las demandas de procesamiento de las aplicaciones.
Las celdas lógicas estándar pueden, con un diseño cuidadoso, operar en un amplio rango de voltaje, a menudo cerca de los voltajes de umbral. Sin embargo, SRAM IP estándar solo puede operar alrededor del voltaje nominal del proceso. La integración de los dos en el mismo chip significa tener dos rieles de alimentación diferentes con circuitos de cambio de nivel, que consumen mucha energía, para proporcionar el voltaje más alto para la memoria más circuitos adicionales para manejar señales que cruzan entre dominios de voltaje.
Esto se suma a la complejidad del diseño y su verificación, además de agregar propiedades inmobiliarias de silicio.
EverOn SRAM IP ha sido especialmente diseñado para este tipo de sistemas en los que el voltaje se ajusta para ahorrar energía con la operación desde el voltaje operativo nominal del proceso hasta el voltaje de retención de la celda de bits que efectivamente dicta el voltaje operativo más bajo posible.
En un proceso líder de 40 nm la tecnología, esto significa desde 1.21 V hasta 0.6 V sin ningún circuito ni rieles de alimentación adicionales. Por lo tanto, el voltaje del chip se puede ajustar dinámicamente hacia arriba y hacia abajo junto con los requisitos de rendimiento para la operación en cuestión para ahorrar energía según sea necesario. Por ejemplo, esto podría ser pasar de un modo de alto rendimiento a uno de bajo rendimiento o incluso un estado de monitoreo en espera de un evento de activación. Esto simplifica mucho el diseño del chip. Por el contrario, ajustar el voltaje en chips con memoria tradicional es mucho más complejo ya que, si bien la parte lógica es fácil de caer, el voltaje de la memoria debe mantenerse al voltaje operativo más alto.
La SRAM IP estándar se ha optimizado normalmente para alta densidad o alta velocidad en lugar de potencia, y esto crea desafíos para la integración en un sistema de potencia optimizada de voltaje variable. EverOn es capaz de lograr flexibilidad en el voltaje de operación mediante el uso de la tecnología patentada de sureCore. Asistencia inteligente circuitería que es una parte integral de la IP, lo que confiere requisitos de integración y verificación mucho más simplificados. Esta metodología es una estrategia eficaz para que los arquitectos generen ahorros de energía de hasta un 50% en comparación con los enfoques tradicionales.
“Poder bajar el voltaje de un chip de manera fácil y dinámica es clave para ahorrar energía”, explicó Tony Stansfield, CTO de sureCore, “porque la potencia es proporcional al cuadrado del voltaje. Por ejemplo, bajar de 0.9 V a 0.6 V reduce aproximadamente a la mitad la potencia. En los dispositivos que funcionan con baterías, el bajo consumo de energía es primordial, por lo que esta cantidad de ahorro puede ser significativa en diseños que tienen mucha memoria. Existe un impulso constante para hacer que estos dispositivos sean 'más inteligentes' con más inteligencia, lo que significa aumentar la cantidad de memoria que tienen que ser diseños muy energéticos para que el presupuesto de energía y los cálculos de capacidad de la batería funcionen. La memoria de energía ultrabaja EverOn hace posible la próxima generación de dispositivos inteligentes que funcionan con baterías ".