La mémoire ultra-faible consommation de sureCore permet des wearables intelligents

Le marché de l'électronique portable et des écouteurs se développe considérablement et à mesure que de plus en plus de fonctionnalités sont ajoutées, le besoin d'intelligence signifie que les concepteurs sont tenus d'ajouter plus de mémoire intégrée à la puce, ce qui entraîne une augmentation des demandes de puissance.

En fait, dans le cas de certaines conceptions, ces demandes de puissance peuvent représenter 50 % du budget de puissance total de l'appareil. Pour les applications alimentées par batterie avec un facteur de forme limité, cela crée d'énormes défis pour l'équipe de conception pour créer un produit viable.

En réponse à cela, sureCore a développé EverOn, un dispositif de mémoire à très faible consommation d'énergie.

« Ce dispositif de mémoire à très faible consommation d'énergie peut rendre ces conceptions de produits réalisables car elles nécessitent jusqu'à 50 % moins d'énergie que les mémoires standard « sur étagère », a expliqué Paul Wells, PDG de sureCore, un spécialiste de la mémoire embarquée. « La pénalité de puissance pour les fonctionnalités supplémentaires est désormais reconnue par les concepteurs comme une véritable limitation pour les appareils de prochaine génération et, par conséquent, nous signons plusieurs accords de licence pour les montres intelligentes, les trackers de fitness et les écouteurs. Notre IP SRAM est éprouvée sur silicium dans les processus de « fonderie de premier plan », permettant aux clients de minimiser les augmentations de la demande d'énergie et de gagner du temps sur le marché.

Avec low Tension les méthodologies de conception devenant de plus en plus répandues comme moyen de réduire la puissance de fonctionnement, ceci est réalisé en réduisant dynamiquement les tensions de fonctionnement en fonction des demandes de traitement des applications.

Les cellules logiques standard peuvent, avec une conception soignée, fonctionner sur une large plage de tension, souvent proche des tensions proches du seuil. Cependant, la SRAM IP standard ne peut fonctionner qu'autour de la tension nominale du processus. L'intégration des deux sur la même puce signifie avoir deux rails d'alimentation différents avec des circuits de décalage de niveau, qui consomment beaucoup d'énergie, pour fournir la tension la plus élevée pour la mémoire ainsi que des circuits supplémentaires pour gérer les signaux traversant entre les domaines de tension.

Cela ajoute à la complexité de la conception et de sa vérification ainsi qu'à l'ajout d'une surface de silicium.

EverOn SRAM IP a été spécialement conçu pour ces types de systèmes où la tension est ajustée pour économiser de l'énergie avec un fonctionnement allant de la tension de fonctionnement nominale du processus jusqu'à la tension de rétention de la cellule binaire qui dicte efficacement la tension de fonctionnement la plus basse possible.

Dans un processus leader en 40 nm sans souci, cela signifie de 1.21 V à 0.6 V sans aucun circuit supplémentaire ni rail d'alimentation. Par conséquent, la tension de la puce peut être ajustée dynamiquement de haut en bas en fonction des exigences de performances de l'opération en cours afin d'économiser de l'énergie selon les besoins. Par exemple, il peut s'agir de passer d'un mode haute performance à un mode basse performance ou même d'un état de surveillance en attente d'un événement de réveil. Cela rend la conception de la puce beaucoup plus simple. En revanche, l'ajustement de la tension dans les puces dotées d'une mémoire traditionnelle est beaucoup plus complexe car, même si la partie logique est facile à chuter, la tension de la mémoire doit être maintenue à la tension de fonctionnement la plus élevée.

L'IP SRAM standard a généralement été optimisée pour la haute densité ou la vitesse élevée plutôt que pour la puissance, ce qui crée des défis pour l'intégration dans un système à tension variable et à puissance optimisée. EverOn est capable d'atteindre une flexibilité de tension de fonctionnement grâce à l'utilisation de la technologie brevetée de sureCore Assistance SMART des circuits qui font partie intégrante de la propriété intellectuelle, conférant ainsi des exigences d'intégration et de vérification très simplifiées. Cette méthodologie est une stratégie efficace pour que les architectes réalisent des économies d'énergie allant jusqu'à 50 % par rapport aux approches traditionnelles.

« Pouvoir faire chuter facilement et dynamiquement la tension d'une puce est essentiel pour économiser de l'énergie », a expliqué Tony Stansfield, CTO de sureCore, « car la puissance est proportionnelle au carré de la tension. Par exemple, passer de 0.9 V à 0.6 V réduit à peu près la puissance de moitié. Dans les appareils fonctionnant sur batterie, la faible consommation d'énergie est primordiale, de sorte que cette quantité d'économie peut être importante dans les conceptions qui ont beaucoup de mémoire. Il y a une volonté constante de rendre ces appareils « plus intelligents » avec plus d'intelligence, ce qui signifie des quantités croissantes de mémoire qui doivent être des conceptions très puissantes pour que le budget de puissance et les calculs de capacité de la batterie fonctionnent. La mémoire à très faible consommation EverOn rend possible la prochaine génération d'appareils intelligents alimentés par batterie.