Memori daya sureCore yang sangat rendah memungkinkan perangkat wearable yang cerdas
Pasar untuk perangkat elektronik yang dapat dikenakan dan earbud tumbuh secara dramatis dan dengan semakin banyaknya fitur yang ditambahkan, maka kebutuhan akan kecerdasan berarti bahwa para desainer diharuskan untuk menambahkan lebih banyak memori yang tertanam ke dalam chip yang menghasilkan peningkatan permintaan daya.
Bahkan, dalam kasus beberapa desain, permintaan daya ini dapat mencapai 50% dari total anggaran daya perangkat. Untuk aplikasi bertenaga baterai dengan faktor bentuk terbatas, ini menciptakan tantangan besar bagi tim desain untuk menciptakan produk yang layak.
Menanggapi hal ini sureCore telah mengembangkan EverOn, perangkat memori berdaya sangat rendah.
“Perangkat memori berdaya sangat rendah ini dapat membuat desain produk ini layak karena membutuhkan daya hingga 50% lebih sedikit daripada memori standar 'off-the-shelf',” jelas Paul Wells, CEO sureCore, spesialis memori tertanam. “Hukuman daya untuk fitur tambahan sekarang diakui oleh desainer sebagai batasan nyata untuk perangkat generasi berikutnya dan, sebagai hasilnya, kami menandatangani beberapa kesepakatan lisensi untuk jam tangan pintar, pelacak kebugaran, dan earbud. IP SRAM kami terbukti silikon dalam proses 'pengecoran terkemuka' yang memungkinkan pelanggan meminimalkan peningkatan permintaan daya dan mendapatkan waktu cepat ke pasar.”
Dengan low tegangan metodologi desain menjadi lebih lazim sebagai rute untuk memotong daya operasi, ini dicapai dengan mengurangi tegangan operasi secara dinamis sejalan dengan tuntutan pemrosesan aplikasi.
Sel logika standar dapat, dengan desain yang cermat, beroperasi pada rentang tegangan yang lebar, seringkali mendekati tegangan ambang batas. Namun, IP SRAM yang tersedia hanya dapat beroperasi di sekitar tegangan nominal proses. Integrasi keduanya pada chip yang sama berarti memiliki dua rel daya yang berbeda dengan sirkuit pemindah level, yang menghabiskan banyak daya, untuk menyediakan tegangan yang lebih tinggi untuk memori ditambah sirkuit ekstra untuk menangani sinyal yang melintasi antara domain tegangan.
Ini menambah kerumitan desain dan verifikasinya serta menambahkan real estat silikon.
EverOn SRAM IP telah dirancang khusus untuk sistem semacam ini di mana tegangan disesuaikan untuk menghemat daya dengan operasi dari tegangan operasi nominal proses hingga tegangan retensi sel bit yang secara efektif menentukan tegangan operasi serendah mungkin.
Dalam proses 40nm terdepan teknologi, ini berarti dari 1.21V ke 0.6V tanpa sirkuit atau rel listrik tambahan. Oleh karena itu tegangan chip dapat disesuaikan secara dinamis naik dan turun seiring dengan persyaratan kinerja untuk pengoperasian yang ada guna menghemat daya sesuai kebutuhan. Misalnya, ini dapat beralih dari mode performa tinggi ke mode performa rendah atau bahkan status pemantauan menunggu peristiwa bangun. Ini membuat desain chip menjadi lebih sederhana. Sebaliknya, penyesuaian voltase pada chip dengan memori tradisional jauh lebih rumit karena, meskipun bagian logika mudah turun, voltase ke memori perlu dipertahankan pada voltase operasional yang lebih tinggi.
IP SRAM siap pakai biasanya dioptimalkan untuk kepadatan tinggi atau kecepatan tinggi daripada daya, dan ini menciptakan tantangan untuk integrasi dalam tegangan variabel, sistem yang dioptimalkan daya. EverOn mampu mencapai fleksibilitas tegangan operasi dengan menggunakan sureCore yang dipatenkan SMART-Bantuan sirkuit yang merupakan bagian integral dari IP sehingga memberikan integrasi dan persyaratan verifikasi yang jauh lebih sederhana. Metodologi ini merupakan strategi yang efektif bagi arsitek untuk memberikan penghematan daya hingga 50% dibandingkan dengan pendekatan tradisional.
“Mampu menurunkan tegangan chip dengan mudah dan dinamis adalah kunci untuk menghemat daya,” jelas Tony Stansfield, CTO sureCore, “karena daya sebanding dengan kuadrat tegangan. Misalnya, turun dari 0.9V ke 0.6V secara kasar mengurangi separuh daya. Dalam perangkat yang dioperasikan dengan baterai, daya rendah sangat penting sehingga jumlah penghematan ini dapat menjadi signifikan dalam desain yang memiliki banyak memori. Ada dorongan konstan untuk membuat perangkat ini 'lebih pintar' dengan lebih banyak kecerdasan yang berarti meningkatkan jumlah memori yang harus dirancang dengan daya yang sangat besar untuk membuat anggaran daya dan perhitungan kapasitas baterai bekerja. Memori berdaya ultra-rendah EverOn memungkinkan perangkat cerdas bertenaga baterai generasi berikutnya.”