sureCoreの超低電力メモリにより、インテリジェントなウェアラブルが可能になります

ウェアラブル電子機器とイヤフォンの市場は劇的に成長しており、機能が追加されるにつれて、インテリジェンスが必要になるため、設計者はチップに組み込みメモリを追加する必要があり、電力需要が増加します。

実際、一部の設計の場合、これらの電力需要は、デバイスの総電力バジェットの50％を占める可能性があります。 フォームファクターが制約されたバッテリー駆動のアプリケーションの場合、これは設計チームが実行可能な製品を作成するための大きな課題を生み出しています。

これに応えて、sureCoreは超低電力メモリデバイスであるEverOnを開発しました。

「この超低電力メモリデバイスは、標準の「既成の」メモリよりも最大50％少ない電力で済むため、これらの製品設計を実現可能にします」と、組み込みメモリのスペシャリストであるsureCoreのCEOであるPaulWellsは説明します。 「追加機能の電力ペナルティは、次世代デバイスの実際の制限として設計者に認識されています。その結果、スマートウォッチ、フィットネストラッカー、イヤフォンの複数のライセンス契約に署名しています。 当社のSRAMIPは、「主要なファウンドリ」プロセスで実証済みのシリコンであり、お客様が電力需要の増加を最小限に抑え、市場投入までの時間を短縮できるようにします。」

loでw 電圧 動作電力を削減する方法として設計手法が普及しつつありますが、これは、アプリケーションの処理要求に合わせて動作電圧を動的に下げることによって実現されています。

標準のロジックセルは、注意深く設計すれば、広い電圧範囲で動作でき、多くの場合、しきい値電圧に近くなります。 ただし、既製のSRAM IPは、プロセスの公称電圧付近でしか動作できません。 同じチップ上にXNUMXつを統合するということは、多くの電力を消費するレベルシフト回路を備えたXNUMXつの異なる電源レールを使用して、メモリに高い電圧を提供し、さらに電圧ドメイン間で交差する信号を処理する追加の回路を提供することを意味します。

これにより、設計とその検証が複雑になり、シリコンの領域が追加されます。

EverOn SRAM IPは、プロセスの公称動作電圧からビットセル保持電圧までの動作で電力を節約するように電圧が調整されるこれらの種類のシステム用に特別に設計されており、可能な限り低い動作電圧を効果的に決定します。

最先端の40nmプロセスで テクノロジー、これは追加の回路や電源レールなしで 1.21V から 0.6V までを意味します。 したがって、必要に応じて電力を節約するために、実行中の動作のパフォーマンス要件に合わせてチップの電圧を動的に上下に調整できます。 たとえば、高パフォーマンス モードから低パフォーマンス モードに移行したり、ウェイクアップ イベントを待機している監視状態に移行したりすることが考えられます。 これにより、チップ設計が非常に簡単になります。 対照的に、従来のメモリを使用したチップ内の電圧の調整ははるかに複雑です。ロジック部分は簡単に低下しますが、メモリへの電圧はより高い動作電圧に維持する必要があるためです。

既製のSRAMIPは通常、電力ではなく高密度または高速のいずれかに最適化されており、これにより、可変電圧の電力最適化システムへの統合に課題が生じます。 EverOnは、sureCoreの特許取得済みの使用により、動作電圧の柔軟性を実現できます。 SMART-アシスト IPの不可欠な部分である回路により、統合と検証の要件が大幅に簡素化されます。 この方法論は、アーキテクトが従来のアプローチと比較して最大50％の電力節約を実現するための効果的な戦略です。

「チップの電圧を簡単かつ動的に降下できることは、電力を節約するための鍵です」と、sureCoreのCTOであるTony Stansfield氏は説明します。「電力は、電圧の0.9乗に比例するためです。 たとえば、0.6VからXNUMXVに下げると、電力は約半分になります。 バッテリ駆動のデバイスでは、低電力が最も重要であるため、メモリが多い設計では、この量の節約が重要になる可能性があります。 これらのデバイスをより多くのインテリジェンスで「よりスマート」にするための絶え間ない努力があります。これは、電力バジェットとバッテリー容量の計算を機能させるために非常に電力設計である必要があるメモリの量を増やすことを意味します。 EverOnの超低電力メモリにより、次世代のインテリジェントなバッテリ駆動デバイスが可能になります。」