a memória de energia ultrabaixa do sureCore permite wearables inteligentes

O mercado de eletrônicos vestíveis e fones de ouvido está crescendo drasticamente e, à medida que mais recursos são adicionados, a necessidade de inteligência significa que os designers precisam adicionar mais memória incorporada ao chip, resultando em maiores demandas de energia.

Na verdade, no caso de alguns projetos, essas demandas de energia podem representar 50% do orçamento total de energia do dispositivo. Para aplicativos alimentados por bateria com um fator de forma restrito, isso está criando enormes desafios para a equipe de design criar um produto viável.

Em resposta a isso, a sureCore desenvolveu o EverOn, um dispositivo de memória de consumo ultrabaixo.

“Este dispositivo de memória de consumo ultrabaixo pode tornar esses designs de produto viáveis, pois eles precisam de até 50% menos energia do que as memórias padrão 'disponíveis no mercado'”, explicou Paul Wells, CEO da sureCore, um especialista em memória incorporada. “A penalidade de energia para recursos extras é agora reconhecida pelos designers como uma limitação real para dispositivos de próxima geração e, como resultado, estamos assinando vários acordos de licenciamento para relógios inteligentes, rastreadores de fitness e fones de ouvido. Nosso SRAM IP é comprovado em silício em processos de 'fundição líder', permitindo que os clientes minimizem os aumentos na demanda de energia e ganhem um tempo rápido de lançamento no mercado ”.

Com low Voltagem as metodologias de projeto estão se tornando mais prevalentes como uma rota para cortar a energia operacional, o que está sendo alcançado reduzindo dinamicamente as tensões operacionais de acordo com as demandas de processamento das aplicações.

As células lógicas padrão podem, com um projeto cuidadoso, operar em uma ampla faixa de tensão, muitas vezes perto de tensões limite próximas. No entanto, o SRAM IP de prateleira só pode operar em torno da tensão nominal do processo. A integração dos dois no mesmo chip significa ter dois barramentos de alimentação diferentes com circuitos de mudança de nível, que consomem muita energia, para fornecer a tensão mais alta para a memória mais circuitos extras para lidar com os sinais que cruzam entre os domínios de tensão.

Isso aumenta a complexidade do projeto e sua verificação, bem como adiciona propriedades de silício.

EverOn SRAM IP foi especialmente projetado para esses tipos de sistemas onde a tensão é ajustada para economizar energia com a operação da tensão operacional nominal do processo até a tensão de retenção da célula de bits que efetivamente dita a tensão operacional mais baixa possível.

Em um processo líder de 40 nm tecnologia, isso significa de 1.21 V a 0.6 V sem nenhum circuito adicional ou trilhos de alimentação. Conseqüentemente, a tensão do chip pode ser ajustada dinamicamente para cima e para baixo em conjunto com os requisitos de desempenho da operação em questão para economizar energia conforme necessário. Por exemplo, isso poderia passar de um modo de alto desempenho para um modo de baixo desempenho ou até mesmo um estado de monitoramento aguardando um evento de ativação. Isso torna o design do chip muito mais simples. Por outro lado, ajustar a tensão em chips com memória tradicional é muito mais complexo, pois, embora a parte lógica seja fácil de cair, a tensão na memória precisa ser mantida na tensão operacional mais alta.

O SRAM IP pronto para uso normalmente é otimizado para alta densidade ou alta velocidade em vez de energia, e isso cria desafios para a integração em um sistema de voltagem variável otimizado para energia. EverOn é capaz de alcançar flexibilidade de tensão operacional com o uso de produtos patenteados da sureCore SMART-Assist circuitos que são parte integrante do IP, conferindo assim requisitos de integração e verificação muito simplificados. Essa metodologia é uma estratégia eficaz para os arquitetos oferecerem economia de energia de até 50% em comparação com as abordagens tradicionais.

“Ser capaz de reduzir a tensão de um chip de maneira fácil e dinâmica é a chave para economizar energia”, explicou Tony Stansfield, CTO da sureCore, “porque a potência é proporcional ao quadrado da tensão. Por exemplo, cair de 0.9 V para 0.6 V reduz quase a metade a potência. Em dispositivos operados por bateria, o baixo consumo de energia é fundamental, portanto, essa quantidade de economia pode ser significativa em projetos que têm muita memória. Há uma tendência constante para tornar esses dispositivos 'mais inteligentes' com mais inteligência, o que significa aumentar as quantidades de memória que precisam ser designs muito potentes para fazer o orçamento de energia e os cálculos da capacidade da bateria funcionarem. A memória de energia ultrabaixa EverOn torna possível a próxima geração de dispositivos inteligentes alimentados por bateria. ”