La memoria a bassissima potenza di sureCore consente dispositivi indossabili intelligenti

Il mercato dell'elettronica indossabile e degli auricolari sta crescendo notevolmente e man mano che vengono aggiunte più funzionalità, la necessità di intelligenza significa che i progettisti sono tenuti ad aggiungere più memoria incorporata al chip con conseguente aumento della richiesta di energia.

In effetti, nel caso di alcuni progetti, queste richieste di alimentazione possono rappresentare il 50% del budget energetico totale del dispositivo. Per le applicazioni alimentate a batteria con un fattore di forma vincolato, ciò sta creando enormi sfide per il team di progettazione per creare un prodotto praticabile.

In risposta a questo, sureCore ha sviluppato EverOn, un dispositivo di memoria a bassissima potenza.

"Questo dispositivo di memoria a bassissima potenza può rendere fattibili questi progetti di prodotti in quanto richiedono fino al 50% in meno di energia rispetto alle memorie standard 'off-the-shelf'", ha spiegato Paul Wells, CEO di sureCore, uno specialista di memoria incorporata. “La penalità energetica per le funzionalità extra è ora riconosciuta dai designer come una vera limitazione per i dispositivi di prossima generazione e, di conseguenza, stiamo firmando più accordi di licenza per smartwatch, fitness tracker e auricolari. Il nostro SRAM IP è un silicio collaudato nei processi di "fonderia leader" che consente ai clienti di ridurre al minimo gli aumenti della domanda di energia e di ottenere un time-to-market rapido".

Con low voltaggio metodologie di progettazione sempre più prevalenti come percorso per ridurre la potenza operativa, questo viene ottenuto riducendo dinamicamente le tensioni operative in linea con le esigenze di elaborazione delle applicazioni.

Le celle logiche standard possono, con un'attenta progettazione, operare su un ampio intervallo di tensione, spesso vicino alle tensioni di soglia. Tuttavia, l'IP SRAM standard può funzionare solo intorno alla tensione nominale di processo. L'integrazione dei due sullo stesso chip significa avere due diverse linee di alimentazione con circuiti di spostamento del livello, che consumano molta energia, per fornire la tensione più elevata per la memoria più circuiti aggiuntivi per gestire i segnali che attraversano i domini di tensione.

Ciò aumenta la complessità del progetto e della sua verifica, oltre ad aggiungere spazio in silicio.

EverOn SRAM IP è stato appositamente progettato per questi tipi di sistemi in cui la tensione viene regolata per risparmiare energia durante il funzionamento dalla tensione operativa nominale del processo fino alla tensione di ritenzione della cella bit che determina efficacemente la tensione operativa più bassa possibile.

In un processo leader a 40 nm la tecnologia, ciò significa da 1.21 V fino a 0.6 V senza circuiti aggiuntivi o binari di alimentazione. Quindi la tensione del chip può essere regolata dinamicamente su e giù in tandem con i requisiti prestazionali per l'operazione in questione per risparmiare energia come richiesto. Ad esempio, questo potrebbe passare da una modalità ad alte prestazioni a una a basse prestazioni o anche uno stato di monitoraggio in attesa di un evento di riattivazione. Ciò rende la progettazione del chip molto più semplice. Al contrario, la regolazione della tensione nei chip con memoria tradizionale è molto più complessa poiché, mentre la parte logica è facile da eliminare, la tensione alla memoria deve essere mantenuta al voltaggio operativo più elevato.

L'IP SRAM standard è stato in genere ottimizzato per l'alta densità o l'alta velocità piuttosto che per l'alimentazione, e questo crea sfide per l'integrazione in un sistema a tensione variabile e ottimizzato per la potenza. EverOn è in grado di raggiungere la flessibilità della tensione operativa grazie all'uso del brevetto sureCore SMART-Assistenza circuiteria che è parte integrante dell'IP conferendo così requisiti di integrazione e verifica molto semplificati. Questa metodologia è una strategia efficace per gli architetti per fornire risparmi energetici fino al 50% rispetto agli approcci tradizionali.

"Essere in grado di abbassare facilmente e dinamicamente la tensione di un chip è la chiave per risparmiare energia", ha spiegato Tony Stansfield, CTO di sureCore, "perché la potenza è proporzionale al quadrato della tensione. Ad esempio, passare da 0.9 V a 0.6 V dimezza all'incirca la potenza. Nei dispositivi a batteria, la bassa potenza è fondamentale, quindi questa quantità di risparmio può essere significativa nei progetti che hanno molta memoria. C'è una spinta costante a rendere questi dispositivi "più intelligenti" con più intelligenza, il che significa aumentare le quantità di memoria che devono essere progetti molto potenti per far funzionare il budget energetico e i calcoli della capacità della batteria. La memoria a bassissima potenza EverOn rende possibile la prossima generazione di dispositivi intelligenti alimentati a batteria.