Les modèles d'Imperas pour processeur SiFive IP sont une représentation précise du programmeur avec des fonctionnalités complètes, y compris les modes utilisateur, privilégié, système et débogage, ainsi que des options de configuration pour Risque-V extensions vectorielles et instructions personnalisées.
« Les modèles offrent une simulation de 100 à 1,000 540 Mips sur un PC hôte modestement configuré », selon Imperas. « Par exemple, le modèle de plate-forme virtuelle du SoC Freedom U10 avec cinq cœurs de processeur démarre SMP Linux en moins de XNUMX s. »
Les modèles sont couplés aux outils de débogage et d'analyse d'Imperas qui prennent en charge les tâches de conception multicœur, y compris le portage du système d'exploitation et les abstractions pour le développement d'applications.
En outre, le simulateur de la société, avec morphing de code propriétaire, peut être intégré dans d'autres environnements EDA tels que SystemC, SystemVerilog et les outils d'émulation de simulation de Cadence, Siemens et Synopsys, ainsi que l'offre cloud de Metrics Technologies.
« Les libertés de conception de Risc-V et des extensions vectorielles modifient les frontières traditionnelles entre les phases logicielles et matérielles du développement SoC », a déclaré Chris Jones, vice-président du marketing produit de SiFive. « Les modèles Imperas aident les développeurs à explorer l'architecture SoC dans toute la flexibilité du portefeuille IP SiFive Core, et prennent en charge le développement logiciel précoce, qui est un facteur essentiel pour valider de nouvelles solutions d'IA.
« Le portefeuille SiFive Core IP couvre le spectre de l'ISA Risc-V, des contrôleurs embarqués aux multiprocesseurs prenant en charge SMP Linux, en passant par les derniers accélérateurs vectoriels », a déclaré Simon Davidmann, PDG d'Imperas. « Ce sont les points de départ de la prochaine génération d'appareils spécifiques à un domaine dans presque tous les segments de marché et applications. »
La page produit SiFive d'Imperas est ici
Accord de distribution et d'assistance
Imperas a également conclu un accord de distribution et de support pluriannuel avec Valtrix Systems, fournisseur de l'environnement de vérification et du générateur de tests Sting.
Sting sera désormais disponible pré-intégré avec le modèle de référence Risc-V d'Imperas. La solution combinée couvre la spécification complète Risc-V pour les modes utilisateur, privilège et débogage, y compris toutes les extensions standard ratifiées, et les spécifications quasi ratifiées (stables, dites Imperas) pour la manipulation de bits, la crypto (Scala), le DSP, l'hyperviseur et les vecteurs.
La combinaison est également évolutive pour prendre en charge des instructions et des extensions personnalisées.