De modellen van Imperas voor SiFive-processor IP zijn een instructie-nauwkeurige programmeurweergave met volledige functionaliteit, inclusief gebruikers-, bevoorrechte, systeem- en debug-modi, plus configuratie-opties voor Risico-V vectorextensies en aangepaste instructies.
"De modellen leveren simulatie van 100 tot 1,000 Mips op een bescheiden geconfigureerde host-pc", aldus Imperas. "Bijvoorbeeld: het virtuele platformmodel van de Freedom U540 SoC met vijf CPU-cores start SMP Linux op in minder dan 10 seconden."
De modellen zijn gekoppeld aan de debug- en analysetools van Imperas die multi-core ontwerptaken ondersteunen, waaronder OS-porting en abstracties voor applicatie-ontwikkeling.
Bovendien kan de simulator van het bedrijf, met eigen code-morphing, worden geïntegreerd in andere EDA-omgevingen zoals SystemC, SystemVerilog en simulatie-emulatietools van Cadence, Siemens en Synopsys, plus het cloudgebaseerde aanbod van Metrics Technologies.
"De ontwerpvrijheden van Risc-V en vectorextensies veranderen de traditionele grenzen tussen de software- en hardwarefasen van SoC-ontwikkeling", zegt Chris Jones, vp-productmarketing van SiFive. "De Imperas-modellen helpen ontwikkelaars met SoC-architectuurverkenning over de volledige flexibiliteit van de SiFive Core IP-portfolio, en ondersteunen vroege softwareontwikkeling, wat een cruciale factor is bij het valideren van nieuwe AI-oplossingen."
"Het SiFive Core IP-portfolio omvat het spectrum van de Risc-V ISA, van embedded controllers tot multiprocessors die SMP Linux ondersteunen, plus de nieuwste vectorgebaseerde accelerators", zegt Simon Davidmann, CEO van Imperas. "Dit zijn de uitgangspunten voor de volgende generatie domeinspecifieke apparaten in bijna alle marktsegmenten en toepassingen."
De SiFive-productpagina van Imperas is hier
Distributie- en ondersteuningsdeal
Imperas heeft ook een meerjarige distributie- en ondersteuningsovereenkomst afgesloten met Valtrix Systems, leverancier van de Sting-verificatie-omgeving en testgenerator.
Sting zal nu beschikbaar zijn vooraf geïntegreerd met het Risc-V-referentiemodel van Imperas. De gecombineerde oplossing dekt de volledige Risc-V-specificatie voor gebruikers-, privilege- en debug-modi, inclusief alle geratificeerde standaardextensies, en de bijna geratificeerde (stabiele, zei Imperas) specificaties voor bitmanipulatie, crypto (Scala), DSP, hypervisor en vectoren.
De combinatie kan ook worden geüpgraded om aangepaste instructies en uitbreidingen te ondersteunen.