SiFive 프로세서 IP를 위한 Imperas의 모델은 사용자, 권한, 시스템 및 디버그 모드를 포함한 전체 기능과 다음을 위한 구성 옵션을 갖춘 정확한 명령 프로그래머 표현입니다. 위험-V 벡터 확장 및 사용자 정의 지침.
Imperas는“이 모델은 적당히 구성된 호스트 PC에서 100 ~ 1,000 개의 Mips 시뮬레이션을 제공합니다. "예를 들어, 540 개의 CPU 코어가있는 Freedom U10 SoC의 가상 플랫폼 모델은 XNUMX 초 이내에 SMP Linux를 부팅합니다."
이 모델은 애플리케이션 개발을위한 OS 이식 및 추상화를 포함한 멀티 코어 설계 작업을 지원하는 Imperas의 디버그 및 분석 도구와 결합됩니다.
또한 독점 코드 모핑 기능이있는 회사의 시뮬레이터는 SystemC, SystemVerilog, Cadence, Siemens 및 Synopsys의 시뮬레이션 에뮬레이션 도구와 같은 다른 EDA 환경과 Metrics Technologies의 클라우드 기반 제품에 통합 될 수 있습니다.
"Risc-V 및 벡터 확장의 설계 자유는 SoC 개발의 소프트웨어 및 하드웨어 단계 사이의 전통적인 경계를 바꾸고 있습니다."SiFive 부사장 제품 마케팅 Chris Jones가 말했습니다. "Imperas 모델은 개발자가 SiFive 코어 IP 포트폴리오의 완전한 유연성을 통해 SoC 아키텍처 탐색을 수행하도록 돕고 새로운 AI 솔루션을 검증하는 데 중요한 요소 인 초기 소프트웨어 개발을 지원합니다."
Imperas의 CEO 인 Simon Davidmann은“SiFive Core IP 포트폴리오는 임베디드 컨트롤러에서 SMP Linux를 지원하는 멀티 프로세서와 최신 벡터 기반 가속기에 이르기까지 Risc-V ISA의 스펙트럼을 포괄합니다. "이것은 거의 모든 시장 부문과 애플리케이션에서 차세대 도메인 별 장치의 시작점입니다."
Imperas의 SiFive 제품 페이지는 여기
배포 및 지원 거래
Imperas는 Sting 검증 환경 및 테스트 생성기 공급 업체 인 Valtrix Systems와 다년간의 배포 및 지원 계약을 체결했습니다.
Sting은 이제 Imperas의 Risc-V 참조 모델과 사전 통합 된 상태로 제공됩니다. 결합 된 솔루션은 모든 승인 된 표준 확장을 포함하여 사용자, 권한 및 디버그 모드에 대한 전체 Risc-V 사양과 비트 조작, 암호화 (Scala), DSP, 하이퍼 바이저 및 벡터에 대한 거의 승인 된 (안정적, Imperas) 사양을 포함합니다.
조합은 또한 사용자 지정 지침 및 확장을 지원하도록 업그레이드 할 수 있습니다.