Model Imperas untuk IP prosesor SiFive adalah representasi pemrogram yang akurat dengan instruksi dengan fungsionalitas penuh termasuk mode pengguna, hak istimewa, sistem dan debug, ditambah opsi konfigurasi untuk Risiko-V ekstensi vektor dan instruksi khusus.
“Model memberikan simulasi 100 hingga 1,000 Mips pada PC host yang dikonfigurasi secara sederhana,” menurut Imperas. “Sebagai contoh, model platform virtual SoC Freedom U540 dengan lima inti CPU mem-boot SMP Linux di bawah 10 detik.”
Model berpasangan dengan alat debug dan analisis Imperas yang mendukung tugas desain multi-inti termasuk porting OS dan abstraksi untuk pengembangan aplikasi.
Selain itu, simulator perusahaan, dengan morphing kode eksklusif, dapat diintegrasikan dalam lingkungan EDA lain seperti SystemC, SystemVerilog, dan alat simulasi-emulasi dari Cadence, Siemens dan Synopsys, ditambah penawaran berbasis cloud Metrics Technologies.
“Kebebasan desain Risc-V dan ekstensi vektor mengubah batas tradisional antara fase perangkat lunak dan perangkat keras dari pengembangan SoC,” kata pemasaran produk vp SiFive, Chris Jones. “Model Imperas membantu pengembang dengan eksplorasi arsitektur SoC di seluruh fleksibilitas penuh Portofolio IP Inti SiFive, dan mendukung pengembangan perangkat lunak awal, yang merupakan faktor penting dalam memvalidasi solusi AI baru.”
“Portofolio SiFive Core IP mencakup spektrum Risc-V ISA, dari pengontrol tertanam hingga multiprosesor yang mendukung SMP Linux, ditambah akselerator berbasis vektor terbaru,” kata CEO Imperas Simon Davidmann. “Ini adalah titik awal untuk generasi berikutnya dari perangkat khusus domain di hampir semua segmen pasar dan aplikasi.”
Halaman produk SiFive Imperas ada di sini
Distribusi dan kesepakatan dukungan
Imperas juga telah menyelesaikan perjanjian distribusi dan dukungan multi-tahun dengan Valtrix Systems, penyedia lingkungan verifikasi Sting dan generator uji.
Sting sekarang akan tersedia pra-integrasi dengan model referensi Risc-V Imperas. Solusi gabungan mencakup spesifikasi Risc-V lengkap untuk mode pengguna, hak istimewa, dan debug, termasuk semua ekstensi standar yang diratifikasi, dan spesifikasi yang hampir diratifikasi (stabil, kata Imperas) untuk manipulasi bit, kripto (Scala), DSP, hypervisor, dan vektor.
Kombinasi ini juga dapat diupgrade untuk mendukung instruksi dan ekstensi khusus.