הדגמים של Imperas עבור מעבד IP של SiFive הם ייצוג מדויק של מתכנת עם הוראות עם פונקציונליות מלאה כולל מצבי משתמש, מיוחס, מערכת וניפוי באגים, בתוספת אפשרויות תצורה עבור סיכון-V הרחבות וקטוריות והוראות מותאמות אישית.
"הדגמים מספקים הדמיה של 100-1,000 שניות של Mips במחשב מארח מוגדר בצניעות," על פי אימפרס. "כדוגמה, דגם הפלטפורמה הווירטואלית של ה- Freedom U540 SoC עם חמש ליבות מעבד מאתחל את SMP Linux מתחת לגיל 10."
הדגמים מתאחדים עם כלי הבאג והניתוח של Imperas התומכים במשימות עיצוב מרובות ליבות, כולל העברת מערכת הפעלה והפשטות לפיתוח אפליקציות.
בנוסף, ניתן לשלב את סימולטור החברה, עם שינוי קוד קנייני, בסביבות EDA אחרות כמו SystemC, SystemVerilog וכלי הדמיית סימולציה של Cadence, Siemens ו- Synopsys, בתוספת היצע מבוסס ענן של Metrics Technologies.
"חירויות העיצוב של Risc-V והרחבות וקטוריות משנות את הגבולות המסורתיים בין שלבי התוכנה והחומרה של פיתוח SoC," אמר כריס ג'ונס, שיווק מוצר סמנכ"ל SiFive. "דגמי Imperas עוזרים למפתחים בחיפושי אדריכלות SoC על פני הגמישות המלאה של תיק ה- IP של SiFive, ותומכים בפיתוח תוכנה מוקדם, המהווה גורם קריטי באימות פתרונות AI חדשים."
"תיק ה- SiFive Core IP מכסה את הספקטרום של ה- Risc-V ISA, מבקרים משובצים ועד מרובי מעבדים התומכים ב- SMP Linux, בתוספת מאיצים מבוססי וקטור אחרונים", אמר מנכ"ל אימפרס, סימון דוידמן. "אלה נקודות ההתחלה לדור הבא של מכשירים ספציפיים לתחום כמעט בכל פלחי השוק והיישומים."
דף המוצר של SiFive של Imperas נמצא כאן
עסקת הפצה ותמיכה
Imperas השלימה גם בהסכם הפצה ותמיכה רב שנתי עם Valtrix Systems, ספקית סביבת האימות Sting ומחולל הבדיקה.
סטינג יהיה זמין כעת משולב מראש עם מודל הייחוס Risc-V של Imperas. הפיתרון המשולב מכסה את המפרט Risc-V המלא עבור מצבי משתמש, הרשאות וניפוי באגים, כולל כל ההרחבות הסטנדרטיות המאושרות, והמפרט המאושר כמעט (יציב, אמר Imperas) למניפולציה של סיביות, קריפטו (Scala), DSP, hypervisor וקטורים.
ניתן לשדרג את השילוב גם כדי לתמוך בהוראות ובהרחבות מותאמות אישית.