Model Imperas untuk IP pemproses SiFive ialah perwakilan pengaturcara tepat arahan dengan fungsi penuh termasuk mod pengguna, istimewa, sistem dan nyahpepijat, serta pilihan konfigurasi untuk Risiko-V sambungan vektor dan arahan tersuai.
"Model-model tersebut memberikan simulasi 100 hingga 1,000 Mips pada PC host yang dikonfigurasi dengan sederhana," menurut Imperas. "Sebagai contoh, model platform maya Freedom U540 SoC dengan lima core CPU mem-boot SMP Linux di bawah 10-an."
Model berpasangan dengan alat debug dan analisis Imperas yang menyokong tugas reka bentuk pelbagai teras termasuk porting OS dan abstraksi untuk pengembangan aplikasi.
Selain itu, simulator syarikat, dengan morfing kod proprietari, dapat disatukan dalam lingkungan EDA lain seperti SystemC, SystemVerilog, dan alat simulasi-simulasi dari Cadence, Siemens dan Synopsys, serta penawaran berasaskan awan Metrics Technologies.
"Kebebasan reka bentuk Risc-V dan peluasan vektor mengubah batas tradisional antara fasa perisian dan perkakasan pembangunan SoC," kata pemasaran produk SiFive vp Chris Jones. "Model Imperas membantu pemaju dengan penerokaan seni bina SoC di seluruh fleksibiliti Portofolio IP SiFive Core, dan menyokong pengembangan perisian awal, yang merupakan faktor penting dalam mengesahkan penyelesaian AI baru."
"Portofolio IP SiFive Core merangkumi spektrum Risc-V ISA, dari pengendali tertanam hingga multiprosesor yang menyokong SMP Linux, ditambah dengan pemecut berasaskan vektor terbaru," kata CEO Imperas Simon Davidmann. "Ini adalah titik awal untuk generasi berikutnya peranti khusus domain di hampir semua segmen dan aplikasi pasar."
Halaman produk SiFive Imperas ada di sini
Urusan pengedaran dan sokongan
Imperas juga telah menyelesaikan perjanjian pengedaran dan sokongan selama bertahun-tahun dengan Valtrix Systems, penyedia persekitaran pengesahan dan penjana ujian Sting.
Sting kini akan tersedia diintegrasikan dengan model rujukan Imperas 'Risc-V. Penyelesaian gabungan merangkumi spesifikasi Risc-V penuh untuk mod pengguna, hak istimewa dan debug, termasuk semua sambungan standard yang disahkan, dan spesifikasi yang hampir diratifikasi (stabil, kata Imperas) untuk manipulasi bit, crypto (Scala), DSP, hypervisor dan vektor.
Gabungan ini juga boleh ditingkatkan untuk menyokong arahan dan peluasan khas.