Texas Instrumenta nova SAR ADC familia

Texas Instrumenta (TI) suum librarium celeritatis notitiarum convertentium dilatavit cum nova familia in registro successivo approximationis (SAR) convertentium analogum ad digitales (ADCs) quae dabunt alta praecisione data acquirendi in consiliis industrialibus.

Optimum-in-genus dynamicae progressionis cum potentia humilis consummatio, familia ADC3660 octo SAR ADCs in 14-, 16- et 18-aliquantulus resolutionis in sampling velocitatibus ab 10 ad 125 pervagantibus MSPS comprehendit, adiuvantes designatores melioris solutionis signum, altilium vitam extendunt. et muniat ratio protectionis.

In celeritate digital control ansa, ADC agit in systemate complexu ut respondeat velocibus mutationibus voltage vel vena adiuvare ne pretiosi damni in rebus criticis in systematis administrationis potestate et in eo plus momenti evadat ut ratio decidendi velox ad impedimentum systematis deficiendi, accuratius celerioribus velocioribus exigat.

Utens familia ADC3660, ratio designandi unum-horologium (8 ns) ADC latency cum 125-MSPS, 14-bis, dual-canali ADC3664 consequi potest. Familiae ultra-humilis latency celeritatem digitalis ansas potestatem praebet in varietate systematum industrialium ad verius monitorem et spicas voltages ac currentibus respondentes, instrumentum praecisionem in applicationibus sicut ad incrementum augens. Gallium vestibulum elit.

Huc usque, fabrum systemata industrialem designantes eligere debebant inter strepitum egregium et consummationem virtutis humilem. ADC3660 familia hanc mercaturam-absculpit.

Exempli gratia, ADC3683 sonitus effectus in applicationibus angusto-frequentiis amplificat sicut radios portabiles defensionis, rationem praebens signum ad strepitus (SNR) de 84.2 dB et sonitus densitatis spectris -160 dBFS/Hz, servato humilis potentiae consummationis 94 mW per alveum.

ADC3660 familiae altae celeritates sampling et lineamenta integralia adiuvant designatores minuere numerum partium in systematis suis. ADC3683, exempli gratia, quae exempla quadruplo velocius quam certatim 18-frenum machinarum in bis canalis densitatis efficit oversampling, ars quae harmonicas longius a signo desiderato impellit. Hoc permittit designatores ad reducere multiplicitatem et systema componentium antialiasing multiplicitatem colum quantum 75%.

Aliae notae quae deminutionem designatae complexionis includunt optiones decimationis in-chip quae designantes faciunt ut sonitus et harmonicas in systemate inutiles et harmonicas facile removeant et ad SNR boost et spuria-liberum dynamicum range usque ad 15 dB. Hae optiones decimationes, una cum oxydatum metallo complementario semiconductor (CMOS) interfacies, da designatores his ADCs utendi cum processoribus Arm-substructis seu processoribus signo digitali loco programmatis portae campi vestit (FPGAs), quae pretium systematis inferioribus iuvare possunt.

Accedit, digitalis downconverter integrata cum complexu numerorum oscillatoris moderata quantitatem opum processoris requisitae redigit.