Texas Instruments lanceert nieuwe SAR ADC-familie

Texas Instruments (TI) heeft zijn portfolio van snelle dataconverters uitgebreid met een nieuwe familie van successive-benadering register (SAR) analoog-naar-digitaal converters (ADC's) die zeer nauwkeurige data-acquisitie in industriële ontwerpen mogelijk maken.

De ADC3660-familie, met het beste in zijn klasse dynamisch bereik met een laag stroomverbruik, omvat acht SAR-ADC's in 14-, 16- en 18-bits resolutie met bemonsteringssnelheden van 10 tot 125 MSPS, waardoor ontwerpers de signaalresolutie kunnen verbeteren en de levensduur van de batterij kunnen verlengen en de systeembescherming te versterken.

In een snelle digitale regelkring werkt de ADC in een complex systeem om te reageren op snelle veranderingen in spanning of stroom om kostbare schade aan kritieke componenten in energiebeheersystemen te helpen voorkomen en het wordt steeds belangrijker voor het systeem om snelle beslissingen te nemen om systeemstoringen te voorkomen, wat een hogere precisie bij hogere snelheden vereist.

Met behulp van de ADC3660-familie kunnen systeemontwerpers een ADC-latentie van één klok (8 ns) bereiken met de 125-MSPS, 14-bit, dual-channel ADC3664. De ultralage latentie van de familie maakt snelle digitale regelkringen in een breed scala aan industriële systemen mogelijk om spannings- en stroompieken nauwkeuriger te bewaken en erop te reageren, waardoor de gereedschapsprecisie in toepassingen zoals Halfgeleider productiesystemen.

Tot nu toe moesten ingenieurs die industriële systemen ontwerpen, kiezen tussen uitstekende geluidsprestaties en een laag stroomverbruik. De ADC3660-familie elimineert deze wisselwerking.

De ADC3683 verbetert bijvoorbeeld de ruisprestaties in smalband-frequentietoepassingen zoals draagbare defensieradio's, met een signaal-ruisverhouding (SNR) van 84.2 dB en een spectrale ruisdichtheid van -160 dBFS/Hz terwijl het laag stroomverbruik van 94 mW per kanaal.

De hoge bemonsteringssnelheden en geïntegreerde functies van de ADC3660-familie helpen ontwerpers het aantal componenten in hun systemen te verminderen. De ADC3683 bijvoorbeeld, die vier keer sneller samplet dan concurrerende 18-bits apparaten met twee keer de kanaaldichtheid, maakt oversampling mogelijk, een techniek die harmonischen verder van het gewenste signaal duwt. Hierdoor kunnen ontwerpers de complexiteit van anti-aliasingfilters en het aantal systeemcomponenten met maar liefst 75% verminderen.

Andere kenmerken die de ontwerpcomplexiteit verminderen, zijn onder meer decimatieopties op de chip waarmee ontwerpers gemakkelijk ongewenste ruis en harmonischen in het systeem kunnen verwijderen en de SNR en het ongewenst dynamische bereik tot 15 dB kunnen vergroten. Deze decimeringsopties, samen met het complementaire metaaloxide halfgeleider (CMOS)-interface stellen ontwerpers in staat deze ADC's te gebruiken met Arm-gebaseerde processors of digitale signaalprocessors in plaats van field-programmable gate arrays (FPGA's), wat kan helpen de systeemkosten te verlagen.

Bovendien vermindert een geïntegreerde digitale downconverter met een complexe numeriek gestuurde oscillator de hoeveelheid benodigde processorbronnen.