Texas Instruments เปิดตัวตระกูล SAR ADC ใหม่

Texas Instruments (TI) ได้ขยายพอร์ตโฟลิโอของตัวแปลงข้อมูลความเร็วสูงด้วยตระกูลใหม่ของตัวแปลงอนาล็อกเป็นดิจิทัลแบบต่อเนื่อง (SAR) แบบอนาล็อกเป็นดิจิตอล (ADCs) ที่จะช่วยให้สามารถเก็บข้อมูลที่มีความแม่นยำสูงในการออกแบบอุตสาหกรรม

นำเสนอช่วงไดนามิกที่ดีที่สุดในระดับเดียวกันพร้อมการสิ้นเปลืองพลังงานต่ำ ตระกูล ADC3660 ประกอบด้วย SAR ADC แปดตัวในความละเอียด 14, 16 และ 18 บิตที่ความเร็วในการสุ่มตัวอย่างตั้งแต่ 10 ถึง 125 MSPS ช่วยนักออกแบบปรับปรุงความละเอียดของสัญญาณ ยืดอายุแบตเตอรี่ และเสริมการป้องกันระบบ

ในลูปควบคุมแบบดิจิตอลความเร็วสูง ADC ทำหน้าที่ในระบบที่ซับซ้อนเพื่อตอบสนองต่อการเปลี่ยนแปลงอย่างรวดเร็วใน แรงดันไฟฟ้า หรือกระแสไฟเพื่อช่วยป้องกันความเสียหายที่มีราคาแพงต่อส่วนประกอบที่สำคัญในระบบการจัดการพลังงาน และกำลังมีความสำคัญมากขึ้นสำหรับระบบในการตัดสินใจอย่างรวดเร็วเพื่อป้องกันความล้มเหลวของระบบ ซึ่งต้องการความแม่นยำที่สูงขึ้นด้วยความเร็วที่เร็วขึ้น

ด้วยการใช้ตระกูล ADC3660 นักออกแบบระบบสามารถบรรลุความหน่วง ADC หนึ่งนาฬิกา (8 ns) ด้วย 125-MSPS, 14 บิต, dual-channel ADC3664 ความหน่วงแฝงที่ต่ำมากของครอบครัวทำให้ลูปควบคุมดิจิตอลความเร็วสูงในระบบอุตสาหกรรมที่หลากหลายสามารถตรวจสอบและตอบสนองต่อแรงดันไฟและกระแสกระชากได้แม่นยำยิ่งขึ้น เพิ่มความแม่นยำของเครื่องมือในการใช้งาน เช่น สารกึ่งตัวนำ ระบบการผลิต

จนถึงปัจจุบัน วิศวกรที่ออกแบบระบบอุตสาหกรรมต้องเลือกระหว่างประสิทธิภาพเสียงที่ยอดเยี่ยมและการใช้พลังงานต่ำ ตระกูล ADC3660 ขจัดข้อแลกเปลี่ยนนี้

ตัวอย่างเช่น ADC3683 ปรับปรุงประสิทธิภาพเสียงในการใช้งานความถี่แคบ เช่น วิทยุป้องกันแบบพกพา โดยเสนออัตราส่วนสัญญาณต่อเสียงรบกวน (SNR) ที่ 84.2 dB และความหนาแน่นของสเปกตรัมเสียง -160 dBFS/Hz ในขณะที่ยังคงใช้พลังงานต่ำ 94 mW ต่อช่อง

ความเร็วในการสุ่มตัวอย่างสูงและคุณลักษณะแบบบูรณาการของตระกูล ADC3660 ช่วยให้นักออกแบบลดจำนวนส่วนประกอบในระบบของตน ตัวอย่างเช่น ADC3683 ซึ่งสุ่มตัวอย่างเร็วกว่าอุปกรณ์ 18 บิตคู่แข่งสี่เท่าที่ความหนาแน่นของช่องสัญญาณสองเท่า ทำให้เกิดการสุ่มตัวอย่างมากเกินไป ซึ่งเป็นเทคนิคที่ผลักดันฮาร์โมนิกให้ไกลจากสัญญาณที่ต้องการ ซึ่งช่วยให้นักออกแบบลดความซับซ้อนของตัวกรองการลบรอยหยักและจำนวนส่วนประกอบของระบบได้มากถึง 75%

คุณสมบัติอื่นๆ ที่ลดความซับซ้อนในการออกแบบ ได้แก่ ตัวเลือกการทำลายล้างบนชิปที่ช่วยให้นักออกแบบสามารถกำจัดเสียงรบกวนและฮาร์โมนิกที่ไม่พึงประสงค์ในระบบได้อย่างง่ายดาย และเพิ่ม SNR และช่วงไดนามิกที่ปราศจากการปลอมแปลงได้สูงสุดถึง 15 dB ตัวเลือกการทำลายล้างเหล่านี้ ร่วมกับโลหะออกไซด์เสริม สารกึ่งตัวนำ อินเทอร์เฟซ (CMOS) ช่วยให้นักออกแบบสามารถใช้ ADC เหล่านี้กับโปรเซสเซอร์แบบ Arm หรือโปรเซสเซอร์สัญญาณดิจิทัล แทนเกตอาร์เรย์ที่ตั้งโปรแกรมได้ (FPGA) ซึ่งสามารถช่วยลดต้นทุนของระบบได้

นอกจากนี้ Digital downconverter ที่รวมเข้ากับออสซิลเลเตอร์ที่ควบคุมด้วยตัวเลขที่ซับซ้อนยังช่วยลดปริมาณทรัพยากรโปรเซสเซอร์ที่ต้องการ