Texas Instruments melancarkan keluarga SAR ADC baru

Texas Instruments (TI) telah memperluaskan portfolio penukar data berkelajuan tinggi dengan keluarga baru penukar analog-ke-digital (ADC) register berturut-turut (SAR) yang akan membolehkan pemerolehan data berketepatan tinggi dalam reka bentuk industri.

Menampilkan julat dinamik terbaik di kelas dengan penggunaan kuasa yang rendah, keluarga ADC3660 merangkumi lapan ADC SAR dalam resolusi 14-, 16- dan 18-bit pada kelajuan pensampelan antara 10 hingga 125 MSPS, membantu pereka meningkatkan resolusi isyarat, memanjangkan hayat bateri dan mengukuhkan perlindungan sistem.

Dalam gelung kawalan digital berkelajuan tinggi, ADC bertindak dalam sistem yang kompleks untuk bertindak balas terhadap perubahan pantas dalam voltan atau semasa untuk membantu mencegah kerosakan mahal pada komponen kritikal dalam sistem pengurusan kuasa dan menjadi lebih penting bagi sistem untuk membuat keputusan cepat untuk mengelakkan kegagalan sistem, memerlukan ketepatan yang lebih tinggi pada kelajuan yang lebih cepat.

Dengan menggunakan keluarga ADC3660, pereka sistem dapat mencapai kependaman ADC satu jam (8 ns) dengan ADC125 14-MSPS, 3664-bit, dua saluran. Latensi ultra rendah keluarga membolehkan gelung kawalan digital berkelajuan tinggi dalam pelbagai sistem perindustrian untuk memantau dan bertindak balas dengan tepat pada lonjakan voltan dan arus, meningkatkan ketepatan alat dalam aplikasi seperti Semikonduktor sistem pembuatan.

Sehingga kini, jurutera yang merancang sistem perindustrian harus memilih antara prestasi bunyi yang sangat baik dan penggunaan tenaga yang rendah. Keluarga ADC3660 menghilangkan pertukaran ini.

Sebagai contoh, ADC3683 meningkatkan prestasi kebisingan dalam aplikasi frekuensi jalur sempit seperti radio pertahanan mudah alih, menawarkan nisbah isyarat-ke-bising (SNR) 84.2 dB dan kepadatan spektrum bunyi -160 dBFS / Hz sambil mengekalkan penggunaan kuasa rendah 94 mW setiap saluran.

Kelajuan persampelan dan ciri bersepadu keluarga ADC3660 membantu pereka mengurangkan bilangan komponen dalam sistem mereka. Contohnya, ADC3683, yang mengambil sampel empat kali lebih cepat daripada peranti 18-bit yang bersaing dengan kepadatan saluran dua kali ganda membolehkan pensampelan berlebihan, teknik yang mendorong harmonik lebih jauh dari isyarat yang diinginkan. Ini membolehkan pereka mengurangkan kerumitan penapis antialiasing dan jumlah komponen sistem sebanyak 75%.

Ciri-ciri lain yang mengurangkan kerumitan reka bentuk termasuk pilihan penembusan pada cip yang membolehkan pereka mudah mengeluarkan bunyi yang tidak diingini dan harmonik dalam sistem dan meningkatkan SNR dan julat dinamik bebas palsu sehingga 15 dB. Pilihan pereputan ini, bersama-sama dengan logam-oksida pelengkap semikonduktor (CMOS), membolehkan pereka bentuk menggunakan ADC ini dengan pemproses berasaskan Lengan atau pemproses isyarat digital dan bukannya tatasusunan gerbang boleh diprogramkan medan (FPGA), yang boleh membantu mengurangkan kos sistem.

Selain itu, downconverter digital bersepadu dengan pengayun terkawal yang kompleks dapat mengurangkan jumlah sumber pemproses yang diperlukan.