يوفر Aldec وصولاً أسهل إلى نماذج ASIC & SoC القائمة على FPGA

تحديث: 4 يونيو 2021

يوفر Aldec وصولاً أسهل إلى ملفات FPGAالنماذج الأولية القائمة على ASIC و SoC

يوفر Aldec وصولاً أسهل إلى نماذج ASIC & SoC القائمة على FPGA

أطلقت Aldec "الإصدار السحابي" HES-DVM Proto ، مما يمنح المهندسين وصولاً أسهل إلى نماذج ASIC و SoC القائمة على FPGA.

متاح من خلال Amazon Web Service (AWS) ، يمكن استخدام HES-DVM Proto CE للنماذج الأولية المستندة إلى FPGA لتصميمات SoC / ASIC مع التركيز على تقسيم التصميم الآلي لتقليل وقت العرض عند الحاجة إلى ما يصل إلى أربعة FPGAs تستوعب التصميم.

يمكن استخدام HES-DVM Proto CE مع لوحات النماذج الأولية من السيليكون HES الخاصة بشركة Aldec أو لوحات الطرف الثالث أو الأنظمة الأساسية التي قد طورها المستخدمون داخليًا ، لذلك يمكن استخدامها في المشاريع ذات مراحل النماذج الأولية القصيرة. بدلاً من ذلك ، بالنسبة للشركات التي تعمل في مشاريع متعددة ، فإن HES-DVM Proto CE قادرة على تقييم HES-DVM قبل الالتزام بالاستثمار في الإصدار التقليدي المرخص.

وفقًا لـ Zibi Zalewski ، المدير العام لقسم الأجهزة في Aldec ، تم تصميم SoCs الحالية لتلبية العديد من متطلبات نوع ASIC ، مثل كفاءة الطاقة ، وتوزيع الساعة ، والبوابة ، وهندسة الحافلات الهرمية لضمان أعلى أداء ، وتجنب الجمود وتقليل ذروة الطلب على الطاقة.

وأوضح أن "تلبية متطلبات ASIC العديدة هذه يتطلب بنية تصميم وتسلسل هرمي نادرًا ما يتناسب بسهولة مع منصة النماذج الأولية المستندة إلى FPGA بسبب الطريقة التي يجب بها تخصيص الموارد وإجراء التوصيلات البينية". "يجب تجنب تغيير التسلسل الهرمي للتصميم من أجل مرحلة النماذج الأولية، لذلك من المهم أن يكون لديك أداة تقوم تلقائيًا بإنشاء أقسام متوازنة - الانتقاء والوضع وحدة مثيلات عبر التسلسل الهرمي للتصميم الأصلي. يجب أن توفر الأداة أيضًا درجة جيدة من التحكم والتحليل المتقدم لتوقيت المسارات الحرجة أو تقييم أنظمة تقسيم FPGA البديلة وتأثيرها على التوصيلات البينية.

من الأهمية بمكان ، أوضح Zalewski ، أن المعالجة التلقائية لاتصالات الإدخال / الإخراج مع المتسلسلات المستندة إلى LVDS لحل المشكلات التي تسببها أعداد محدودة من عمليات الإدخال / الإخراج FPGA.

يتم تقديم HES-DVM Proto CE كبيئة AWS AMI جاهزة للاستخدام مع برنامج تقسيم DVM ومحرك التوليف السريع SyntHESer من Aldec. يتعين على المستخدمين فقط نسخ الكود المصدري الخاص بالتصميم من RTL ويمكنهم البدء في التقسيم على الفور ، وتجنب مشكلات تكنولوجيا المعلومات أو صيانة البرامج النموذجية. تضمن Amazon AWS أعلى مستوى من الأمان والعملية الصارمة لتأهيل AMI لسوق AWS.

يمكن استخدام HES-DVM Proto CE للنماذج الأولية التي تحتوي على ما يصل إلى أربعة Xilinx FPGAs - موجودة على لوحات النماذج الأولية الجاهزة مثل Aldec HES أو لوحات خارجية أو حتى لوحات FPGA مطورة داخليًا ومصممة خصيصًا لمشروع معين وتقديم ميزات غير متوفرة على المنصات التجارية. إذا نمت المراجعة اللاحقة للمشروع وتطلبت أكثر من أربعة أقسام ، فهناك مسار انتقال سلس إلى الإصدار المحلي (المرخص القياسي) من HES-DVM ، والذي يمكن أن يدعم أي عدد من FPGAs.