Aldec fornece acesso mais fácil a prototipagem ASIC e SoC baseada em FPGA

Atualização: 4 de junho de 2021

Aldec fornece acesso mais fácil a FPGAprototipagem ASIC e SoC com base

Aldec fornece acesso mais fácil a prototipagem ASIC e SoC baseada em FPGA

A Aldec lançou o HES-DVM Proto 'Cloud Edition', oferecendo aos engenheiros acesso mais fácil à prototipagem ASIC e SoC baseada em FPGA.

Disponível através do Amazon Web Service (AWS), o HES-DVM Proto CE pode ser usado para prototipagem baseada em FPGA de designs SoC / ASIC e tem um foco no particionamento de design automatizado para reduzir o tempo de preparação quando até quatro FPGAs são necessários para acomodar um design.

O HES-DVM Proto CE pode ser usado com as placas de prototipagem pré-silício HES da Aldec, placas de terceiros ou plataformas que os usuários podem ter desenvolvido internamente, para que possa ser usado em projetos com fases curtas de prototipagem. Alternativamente, para empresas que trabalham em vários projetos, o HES-DVM Proto CE é capaz de avaliar o HES-DVM antes de se comprometer a investir na versão tradicional licenciada.

De acordo com Zibi Zalewski, Gerente Geral da Divisão de Hardware da Aldec, os SoCs atuais são projetados para atender a muitos requisitos do tipo ASIC, como eficiência de energia, distribuição de clock, gating e arquitetura de barramento hierárquico para garantir o mais alto desempenho, evitar deadlocks e minimizar picos de demanda de energia.

“Atender a esses muitos requisitos ASIC exige uma arquitetura e hierarquia de design que raramente se encaixa facilmente em uma plataforma de prototipagem baseada em FPGA devido à forma como os recursos precisam ser alocados e as interconexões feitas”, explicou ele. “Deve-se evitar alterar a hierarquia do projeto por causa do estágio de prototipagem, por isso é importante ter uma ferramenta que crie automaticamente partições balanceadas – escolhendo e posicionando módulo instâncias em toda a hierarquia de design original. A ferramenta também deve fornecer um bom grau de controlabilidade e análise avançada para cronometrar caminhos críticos ou avaliar esquemas alternativos de particionamento de FPGA e seu impacto nas interconexões.”

De igual importância, explicou Zalewski, é o tratamento automático de conexões de E / S com serializadores baseados em LVDS para resolver problemas causados ​​por um número limitado de E / Ss de FPGA.

O HES-DVM Proto CE é fornecido como um ambiente AWS AMI pronto para uso com software de particionamento DVM e o mecanismo de síntese rápida SyntHESer da Aldec. Os usuários precisam apenas copiar o código-fonte RTL do projeto e podem iniciar o particionamento imediatamente, evitando problemas típicos de TI ou manutenção de software. O mais alto nível de segurança é garantido pelo Amazon AWS e pelo rigoroso processo de qualificação do AMI para o AWS Marketplace.

O HES-DVM Proto CE pode ser usado para protótipos contendo até quatro FPGAs Xilinx - presentes em placas de prototipagem prontas para uso como Aldec HES, de terceiros ou mesmo placas FPGA desenvolvidas internamente que são feitas sob medida para um determinado projeto e fornecer recursos não disponíveis em plataformas comerciais. Se uma revisão subsequente do projeto crescer e exigir mais de quatro partições, haverá um caminho de migração contínuo para a versão local (licenciada padrão) do HES-DVM, que pode suportar qualquer número de FPGAs.