Aldec facilite l'accès à FPGAbasé sur le prototypage ASIC et SoC
Aldec a lancé l'édition Cloud HES-DVM Proto, permettant aux ingénieurs d'accéder plus facilement au prototypage ASIC et SoC basé sur FPGA.
Disponible via Amazon Web Service (AWS), le HES-DVM Proto CE peut être utilisé pour le prototypage basé sur FPGA de conceptions SoC/ASIC et se concentre sur le partitionnement de conception automatisé pour réduire le temps de mise en service lorsque jusqu'à quatre FPGA sont nécessaires pour accueillir une conception.
HES-DVM Proto CE peut être utilisé avec les cartes de prototypage pré-silicium HES d'Aldec, des cartes ou des plates-formes tierces que les utilisateurs peuvent avoir développées en interne, de sorte qu'il peut être utilisé sur des projets avec des phases de prototypage courtes. Alternativement, pour les entreprises travaillant sur plusieurs projets, HES-DVM Proto CE est en mesure d'évaluer HES-DVM avant de s'engager à investir dans la version traditionnelle sous licence.
Selon Zibi Zalewski, directeur général de la division Hardware d'Aldec, les SoC actuels sont conçus pour répondre à de nombreuses exigences de type ASIC, telles que l'efficacité énergétique, la distribution d'horloge, le gate et l'architecture de bus hiérarchique pour assurer les meilleures performances, éviter les blocages et minimiser les pics de demande de puissance.
« Répondre à ces nombreuses exigences ASIC nécessite une architecture et une hiérarchie de conception qui s'intègrent rarement facilement dans une plate-forme de prototypage basée sur FPGA en raison de la manière dont les ressources doivent être allouées et les interconnexions établies », a-t-il expliqué. « Il faut éviter de modifier la hiérarchie de conception pour le bien de l'étape de prototypage. Il est donc important de disposer d'un outil qui créera automatiquement des partitions équilibrées – en sélectionnant et en plaçant les éléments. module instances dans la hiérarchie de conception d'origine. L’outil devrait également fournir un niveau élevé de contrôlabilité et une analyse avancée pour chronométrer les chemins critiques ou évaluer d’autres schémas de partitionnement FPGA et leur impact sur les interconnexions.
D'égale importance, a expliqué Zalewski, est la gestion automatique des connexions d'E/S avec des sérialiseurs basés sur LVDS pour résoudre les problèmes causés par un nombre limité d'E/S FPGA.
HES-DVM Proto CE est livré en tant qu'environnement AWS AMI prêt à l'emploi avec le logiciel de partitionnement DVM et le moteur de synthèse rapide SyntHESer d'Aldec. Les utilisateurs n'ont qu'à copier le code source RTL de conception et peuvent commencer le partitionnement immédiatement, évitant ainsi les problèmes typiques de maintenance informatique ou logicielle. Le plus haut niveau de sécurité est assuré par Amazon AWS et le processus strict de qualification de l'AMI pour AWS Marketplace.
HES-DVM Proto CE peut être utilisé pour des prototypes contenant jusqu'à quatre FPGA Xilinx - présents sur des cartes de prototypage standard comme Aldec HES, des cartes FPGA tierces ou même développées en interne qui sont conçues sur mesure pour un projet donné et fournir des fonctionnalités non disponibles sur les plateformes commerciales. Si une révision ultérieure du projet se développe et nécessite plus de quatre partitions, il existe un chemin de migration transparent vers la version sur site (sous licence standard) de HES-DVM, qui peut prendre en charge un nombre illimité de FPGA.