Aldec は、 FPGAベースの ASIC および SoC のプロトタイピング

Aldec は、エンジニアが FPGA ベースの ASIC および SoC のプロトタイピングに簡単にアクセスできるように、HES-DVM Proto 'Cloud Edition' を発売しました。

アマゾン ウェブ サービス (AWS) を通じて入手可能な HES-DVM Proto CE は、SoC/ASIC デザインの FPGA ベースのプロトタイピングに使用でき、最大 XNUMX つの FPGA が必要な場合に立ち上げ時間を短縮するための自動デザイン パーティショニングに重点を置いていますデザインに対応。

HES-DVM Proto CE は、Aldec の HES プレシリコン プロトタイピング ボード、サードパーティのボード、またはユーザーが社内で開発したプラットフォームで使用できるため、プロトタイピング フェーズが短いプロジェクトで使用できます。 あるいは、複数のプロジェクトに取り組んでいる企業の場合、HES-DVM Proto CE は、従来のライセンス バージョンへの投資を約束する前に、HES-DVM を評価することができます。

Aldec のハードウェア部門のゼネラル マネージャーである Zibi Zalewski 氏によると、現在の SoC は、電力効率、クロック分配、ゲーティング、階層バス アーキテクチャなど、多くの ASIC タイプの要件を満たすように設計されており、最高のパフォーマンスを保証し、デッドロックを回避し、電力需要のピークを最小限に抑えます。

「これらの多くの ASIC 要件を満たすには、リソースの割り当てと相互接続の方法が必要なため、FPGA ベースのプロトタイピング プラットフォームに簡単に適合することはほとんどない設計アーキテクチャと階層が必要です」と彼は説明しました。 「プロトタイピング段階のために設計階層を変更することは避けるべきです。そのため、バランスの取れたパーティションを自動的に作成するツールを用意することが重要です。つまり、選択と配置です。」 モジュール 元の設計階層全体のインスタンス。 このツールはまた、タイミング クリティカル パスや代替の FPGA パーティショニング スキームと相互接続への影響を評価するための、優れた制御性と高度な分析を提供する必要があります。」

同様に重要なことは、FPGA I/O の数が限られていることによって引き起こされる問題を解決するための、LVDS ベースのシリアライザによる I/O 接続の自動処理である、と Zalewski 氏は説明します。

HES-DVM Proto CE は、DVM パーティショニング ソフトウェアと Aldec の SyntHESer 高速合成エンジンを備えた、すぐに使用できる AWS AMI 環境として提供されます。 ユーザーは設計の RTL ソース コードをコピーするだけで、すぐにパーティショニングを開始できるため、IT やソフトウェアの一般的なメンテナンスの問題を回避できます。 最高レベルのセキュリティは、Amazon AWS と、AWS Marketplace の AMI を認定する厳格なプロセスによって保証されます。

HES-DVM Proto CE は、最大 XNUMX つのザイリンクス FPGA を含むプロトタイプに使用できます。Aldec HES などの既製のプロトタイピング ボード、サード パーティ、または特定のプロジェクト用にカスタムメイドされた自社開発の FPGA ボードに存在します。商用プラットフォームでは利用できない機能を提供します。 プロジェクトのその後のリビジョンが大きくなり、XNUMX つ以上のパーティションが必要になった場合、任意の数の FPGA をサポートできるオンプレミス (標準ライセンス) バージョンの HES-DVM へのシームレスな移行パスがあります。