Aldec은 FPGA기반 ASIC 및 SoC 프로토 타이핑

Aldec은 엔지니어가 FPGA 기반 ASIC 및 SoC 프로토 타이핑에 더 쉽게 액세스 할 수 있도록 HES-DVM 프로토 '클라우드 에디션'을 출시했습니다.

Amazon Web Service (AWS)를 통해 제공되는 HES-DVM Proto CE는 SoC / ASIC 설계의 FPGA 기반 프로토 타이핑에 사용할 수 있으며, 최대 XNUMX 개의 FPGA가 필요한 경우 가져 오기 시간을 줄이기 위해 자동화 된 설계 파티셔닝에 중점을 둡니다. 디자인을 수용하십시오.

HES-DVM Proto CE는 Aldec의 HES 프리 실리콘 프로토 타이핑 보드, 타사 보드 또는 사용자가 자체 개발 한 플랫폼과 함께 사용할 수 있으므로 프로토 타이핑 단계가 짧은 프로젝트에 사용할 수 있습니다. 또는 여러 프로젝트를 진행하는 회사의 경우 HES-DVM Proto CE는 기존 라이선스 버전에 투자하기 전에 HES-DVM을 평가할 수 있습니다.

Aldec 하드웨어 사업부 총괄 관리자 인 Zibi Zalewski에 따르면 현재 SoC는 전력 효율성, 클록 분배, 게이팅 및 계층 적 버스 아키텍처와 같은 많은 ASIC 유형 요구 사항을 충족하도록 설계되어 최고의 성능을 보장하고 교착 상태를 방지하며 전력 수요 피크를 최소화합니다.

“이러한 많은 ASIC 요구 사항을 충족하려면 리소스를 할당하고 상호 연결해야 하는 방식 때문에 FPGA 기반 프로토타이핑 플랫폼에 쉽게 맞지 않는 설계 아키텍처와 계층 구조가 필요합니다.”라고 그는 설명했습니다. “프로토타이핑 단계를 위해 디자인 계층 구조를 변경하는 것은 피해야 합니다. 따라서 균형 잡힌 파티션(선택 및 배치)을 자동으로 생성하는 도구를 갖는 것이 중요합니다. 모듈 원래 디자인 계층 구조 전반에 걸쳐 인스턴스를 생성합니다. 또한 이 도구는 중요한 경로의 타이밍을 정하거나 대체 FPGA 파티셔닝 방식과 상호 연결에 미치는 영향을 평가하기 위한 고급 제어 기능과 고급 분석 기능을 제공해야 합니다.”

마찬가지로 중요한 것은 제한된 수의 FPGA I / O로 인한 문제를 해결하기 위해 LVDS 기반 시리얼 라이저를 사용하여 I / O 연결을 자동으로 처리하는 것입니다.

HES-DVM Proto CE는 DVM 파티셔닝 소프트웨어 및 Aldec의 SyntHESer 고속 합성 엔진이 포함 된 AWS AMI 즉시 사용 가능한 환경으로 제공됩니다. 사용자는 디자인 RTL 소스 코드를 복사하기 만하면 즉시 파티셔닝을 시작할 수 있으므로 일반적인 IT 또는 소프트웨어 유지 관리 문제를 피할 수 있습니다. 가장 높은 수준의 보안은 Amazon AWS와 AWS Marketplace에 대한 AMI 자격을 부여하는 엄격한 프로세스에 의해 보장됩니다.

HES-DVM Proto CE는 최대 XNUMX 개의 Xilinx FPGA를 포함하는 프로토 타입에 사용할 수 있습니다. Aldec HES와 같은 기성 프로토 타이핑 보드, 타사 또는 특정 프로젝트를 위해 맞춤 제작 된 자체 개발 FPGA 보드에 표시됩니다. 상용 플랫폼에서 사용할 수없는 기능을 제공합니다. 프로젝트의 후속 개정이 늘어나고 XNUMX 개 이상의 파티션이 필요한 경우, 여러 FPGA를 지원할 수있는 온 프레미스 (표준 라이선스) 버전의 HES-DVM으로 원활하게 마이그레이션 할 수 있습니다.