Cadence Design Systems, Inc. anunció hoy la entrega de Cadence Cerebrus Intelligent Chip Explorer, una nueva herramienta basada en aprendizaje automático (ML) que automatiza y escala el diseño de chips digitales, lo que permite a los clientes alcanzar de manera eficiente los exigentes objetivos de diseño de chips. La combinación de Cerebrus y Cadence RTL-to-signoff flow ofrece a los diseñadores de chips avanzados, equipos de CAD y desarrolladores de IP la capacidad de mejorar la productividad de la ingeniería hasta 10 veces en comparación con un enfoque manual y al mismo tiempo obtener hasta un 20% más de potencia, rendimiento y área (PPA).
Con la incorporación de Cerebrus a la cartera de productos digitales más amplia, Cadence ofrece el flujo completo digital habilitado para ML más avanzado de la industria, desde la síntesis hasta la implementación y la aprobación. La nueva herramienta está habilitada para la nube en Amazon Web Services (AWS) y otros plataformas en la nube y utiliza recursos informáticos altamente escalables para cumplir rápidamente los requisitos de diseño en una amplia gama de mercados, incluidos el consumidor, la informática a hiperescala, las comunicaciones 5G, la automoción y la telefonía móvil.
Cerebrus ofrece a los clientes los siguientes beneficios:
- Refuerzo ML: Encuentra rápidamente soluciones de flujo que los ingenieros humanos podrían no probar o explorar de forma natural, lo que mejora el PPA y la productividad.
- Reutilización del modelo de AA: Permite que los aprendizajes de diseño se apliquen automáticamente a diseños futuros, reduciendo el tiempo para obtener mejores resultados.
- Productividad mejorada: Permite que un solo ingeniero optimice el flujo completo de RTL a GDS automáticamente para muchos bloques al mismo tiempo, lo que permite que los equipos de diseño completos sean más productivos.
- Computación masivamente distribuida: Proporciona exploración de diseño escalable local o basada en la nube para una optimización del flujo más rápida.
- Interfaz fácil de usar: La potente cabina de usuario permite el análisis interactivo de resultados y la gestión de ejecución para obtener información valiosa sobre las métricas de diseño.
"Anteriormente, los equipos de diseño no tenían una forma automatizada de reutilizar el conocimiento de diseño histórico, lo que generaba un exceso de tiempo en el reaprendizaje manual con cada nuevo proyecto y pérdidas de márgenes", dijo el Dr. Chin-Chi Teng, vicepresidente senior y gerente en Digital & Signoff Group en Cadence. “La entrega de Cerebrus marca una revolución en la industria de EDA con un diseño de chip digital impulsado por ML, donde los equipos de ingeniería tienen una mayor oportunidad de proporcionar un mayor impacto en sus organizaciones porque pueden descargar los procesos manuales. A medida que la industria continúa moviéndose hacia nodos avanzados y el tamaño y la complejidad del diseño aumentan, Cerebrus permite a los diseñadores lograr los objetivos de PPA de manera mucho más eficiente ".
Cerebrus es parte del flujo completo digital más amplio de Cadence, que trabaja a la perfección con Genus Synthesis Solution, Innovus Implementation System, Tempus Timing Signoff Solution, Joules RTL Power Solution, Voltus IC Power Integrity Solution y Pegasus Verification System para proporcionar a los clientes un camino rápido hacia cierre de diseño y mejor previsibilidad. La nueva herramienta y el flujo más amplio respaldan el diseño de sistemas inteligentes de la empresa.™ estrategia, que permite la inteligencia generalizada para la excelencia en el diseño.
Respaldos de clientes
“Para maximizar de manera eficiente el rendimiento de los nuevos productos que utilizan nodos de procesos emergentes, los flujos de implementación digital utilizados por nuestro equipo de ingeniería deben actualizarse continuamente. La optimización del flujo de diseño automatizado es fundamental para realizar el desarrollo de productos con un rendimiento mucho mayor. Cerebrus, con sus innovadoras capacidades de aprendizaje automático, y las herramientas Cadence RTL-to-signoff han proporcionado optimización de flujo automatizada y exploración de planos, mejorando el rendimiento del diseño en más del 10%. Tras este éxito, el nuevo enfoque se adoptará en el desarrollo de nuestros últimos proyectos de diseño ".
– Satoshi Shibatani, director, Diseño Digital Tecnología Departamento, División EDA de I+D Compartida, Renesas
“A medida que Samsung Foundry continúa implementando nodos de proceso actualizados, la eficiencia de nuestro programa de Co-Optimización de Tecnología de Diseño (DTCO) es muy importante, y siempre estamos buscando formas innovadoras de superar el PPA en chip implementación. Como parte de nuestra asociación a largo plazo con Cadence, Samsung Foundry ha utilizado Cerebrus y el flujo de implementación digital de Cadence en múltiples aplicaciones. Hemos observado una reducción de energía de más del 8% en algunos de nuestros bloques más críticos en solo unos días en comparación con muchos meses de esfuerzo manual. Además, estamos utilizando Cerebrus para el dimensionamiento automatizado de la red de distribución de energía de los planos de planta, lo que ha dado como resultado una mejor sincronización del diseño final en más de un 50%. Debido a que Cerebrus y el flujo de implementación digital ofrecen un mejor PPA y mejoras significativas en la productividad, la solución se ha convertido en una valiosa adición a nuestro programa DTCO ”.
- Sangyun Kim, vicepresidente de tecnología de diseño, Samsung Foundry
Para más información visite www.cadencia.com
